可测试性设计相关论文
机载计算机数字模块主要指CPU模块、IOC模块、DIO模块等数字信号处理模块,为了满足其高可测试性要求,所有模块都必须考虑BIT设计和......
IC设计是指从电路构想到芯片产出的完整流程,根据流程中每个步骤分担的不同责任大致划分成前端的硬件逻辑实现和后端的版图物理实......
随着集成电路工艺尺寸不断的缩小和产业化进程的加快,对芯片的测试要求也越来越高,可测试性设计（Design for Test,DFT）已成为芯片设......
随着集成电路的生产工艺不断进步,显示驱动芯片得以飞速发展。显示驱动芯片规模不断扩大,承担了更多的功能。显示驱动芯片结构复杂......
安全关键系统的设计不仅关联着可靠性、安全性、保障性和维修性,其可测试性设计亦成为系统诊断和故障隔离的一种重要手段,在诸如航......
本文结合曙光6000全局集合通信芯片的结构特点与测试需求，为该芯片制定出了一套完整的可测试性设计(DFT)方案，包括普通扫描、实速扫......
可测试性设计(DFT)正在成为复杂电子设备的基本属性,讨论了基本模式化的可测试性设计方法,并给出了设计实例.......
降低测试期间的功耗是当前学术界和工业界新出现的一个研究领域.在可测试性设计中进行功耗优化的主要原因是数字系统在测试方式的......
本文通过对目前国际上数字电路的各种可测性设计技术和方法的研究,介绍了相关可测试性技术的基本概念,并根据X-DSP的特点和其对调......
随着深亚微米、超深亚微米工艺的发展,系统芯片(SoC)技术成为微电子技术发展的主流.相应地,传统的测试技术已不能满足需要.本文介......
奇佳辨识一词,以往出版的专业技术名词词典中确实未有,曾见于北京装甲兵学院主持的2000测试论文集有文[12]提出.同年不久复旦大学......
基于可复用的嵌入式IP(Intellectual Property)模块的 系统级芯片(SoC)设计方法使测试面临新的挑战,需要研究开发新的测试方法和策......
当今集成电路的复杂度和集成度越来越高，测试维护费用和时间成本也越来越高，产品可测试性设计成为产品设计的重中之重。针对某混合信......
本文提出一种基于FDR编码高效测试数据压缩的扫描树结构.首先,我们分析了扫描树技术和FDR编码技术结合的高效性.然后,我们提出了一......
本文概述了数字系统的内装自测试(BIST)的原理和实现。在第Ⅰ部分,作者提出了BIST的各种论点以及经济上的优劣,并介绍了有关的分层......
如今,进行高密度专用集成电路(ASICs)的测试绝非易事,有时几乎是不可能的。解决的办法是:使用可测试性设计(DFT),将电路设计和生......
文中对既包含JTAG芯片又包含非JTAG芯片的混合技术电路板的设计问题进行了深入的研究,构造了两种优化设计算法。应用这两种算法设......
企业改革 坚定信心国企将拥有明天·························、··················......
IEEE 1149.1边界扫描机制是一种新型的VLSI电路测试及可测试性设计方法 ,在边界扫描测试过程中 ,生成合理的测试向量集是有效应用......
在单颗硅芯片上设计更多系统功能(SOC)的趋势,增加了IC的开发与制造测试的复杂度。未来对于较高速度与较多管脚数的需求,将使传统......
本文论述了边界扫描技术的基本原理和边界扫描在电路板测试及在FPGA、DSP器件中的应用。介绍了为提高电路板的可测试性而采用边界......
随着集成电路工艺的发展,系统芯片(SoC)集成已成为超大规模集成电路的主流设计方法.SoC设计具有强调自顶向下设计、突出设计重用性......
传统扫描链将所有扫描单元串联,测试数据的移位路径较长,导致测试移位功耗较大.首次提出代表扫描结构,它将传统扫描链或子链中的触......
硅通孔中的缺陷不仅会导致硅通孔网络中传输延迟变化,也会引起对故障更为敏感的跳变延迟波动.本文基于时间数字转换原理提出一种非......
测试结构设计是集成电路(IC)测试的基础问题也是关键问题,而设计满足当代IC需求的测试结构对降低芯片成本、提高产品质量、增加产......
在过去二十年中，为了满足人们日益增长的对多媒体的需求，媒体处理器得到了飞速发展，出现了各种各样的媒体处理器。根据其体系结构，媒体......
该课题是对"八五"期间研制的受控器设计和测试系统进行改进,使之具有更强的实用性.论文中在研究边界扫描测试标准对体系结构中受控......
直接存储器访问控制器(Direct Memory Access,缩写为DMA)是计算机体系结构中的重要组成部分.智能化和通道化是DMA发展的趋势,链式......
该文内容即为研究一种混合信号电路的可测试性设计方法.该论文基于两个JTAG边界扫描测试体系标准,并将数字电路JTAG体系标准IEE114......
随着半导体工艺尺寸的不断缩小，集成电路设计规模越来越大，芯片的测试变得越来越困难，测试的成本也在不断增加。为了减小芯片的测试难......
随着集成电路制造工艺向超深亚微米和纳米级推进，芯片集成度大幅提高，嵌入式随机访问存储器(RAM)逐渐成为集成电路芯片的主体。由于......
随着集成电路设计规模的增长和制造工艺的不断进步,高性能处理器芯片在测试和验证等方面面临着日益严峻的挑战。可测试性设计(Desi......
随着半导体的工艺尺寸不断缩小、电路设计的规模越来越大,计算机系统的核心部件——处理器,尤其是高性能通用处理器,正面临着高可......
基于边界扫描测试技术的故障诊断突破了传统的管脚接触式检测理论和手段,可以解决其他技术无法完成的超大规模集成电路的测试问题,......
随着社会对更小更纤薄电子产品的追求及半导体工艺技术的发展,当代So C芯片也在朝着尺寸更小、功能更多的方向发展,IC设计公司为降......
存储器内建自测试是当前针对嵌入式随机存储器测试的一种经济有效的途径。它实质是 BIST测试算法在芯片内部的硬件实现,形成“片上......
工程经济学是一门研究工程师优化设计和结构方法、生产出高效率的系统和产品,从而使客户满意的学科。我们将讨论一些工程经济学中......
本文提出一种将任意组合电路转变为易测电路的方法和易测电路的测试生成算法。对电路中所有引线的单固定故障都能产生测试向量。测......
测试费用一直是电子产业的一大关心话题.由于电子设计自动化降低了设计费用,增大了系统和子系统的复杂性,因此,测试费用对利润的影......
航空电子产品的测试以往经常采用生产线上的电路内测试(ICT)和对成品在自动测试设备(ATE)上的功能测试。80年代早期功能测试工具......
本文提出了一种寄存器文件的可测性设计技术，该技术通过采用全扫描设计方法来增加寄存器文件的可测试性，从而实现寄存器文件可观察性......
本文直接从线路中单固定故障推导出组合逻辑电路中故障和特征量之间的关系,证明通常国外认为差错序列或差错特征量的各种组合的出......
