NMOS相关论文
静态随机存储器(SRAM)是计算机的重要组成部件.基于6个NMOS管的SRAM存储原理分析,涉及较多半导体器件方面的相关知识,由于课时限制......
Large-area(64 × 64 array) inkjet-printed high-performance metal oxide bilayer heterojunction thin fi
It is a big challenge to construct large-scale,high-resolution and high-performance inkjet-printed metal oxide thin film......
4K+5G+IP电视直播测试涉及超高清信号从电视转播车回传,视频试验平台切换播出,编码传输至前端机房等多个技术环节。本文详细介绍直......
在微型计算机、电子仪器、自动控制装置及家用电器中.数字集成电路的使用是非常普遍的。最常用的数字电路有74系列和4000(包括MC1......
报道了第一个宽带隙半导体ＳｉＣ数字集成电路。用离子注入ＭＯＳＦＥＴ与非自对准金属栅在增强型ＮＭＯＳ中实现这些逻辑门。已经制备并表征了反相器、ＮＡＮＤ和ＮＯＲ门、......
休斯公司圣巴巴拉研究中心和休斯技术中心是从七十年代初开始设计和制造第二代读出电子部件的。本文讨论推动这些电路发展的一些因......
本文应用开关信号理论,建立了采用对称三值逻辑的传输电流开关理论,该理论能指导从开关级设计对称三值电流型CMOS电路.应用该理论......
分别考虑了深浅两次沟道区注入杂质在氧化扩散过程中对表面浓度的贡献。对两次注入杂质的扩散分别提取了扩散系数的氧化增强系数、......
提出一种新型的Ｐ阱ＮＭＯＳ功率集成电路制作技术。理论分析表明，该技术可以较好地实现ＶＤＭＯＳＦＥＴ与Ｐ阱ＮＭＯＳ电路的兼容集成。实验结果表明，利用该技术获得的器......
提出一种完全新型的ＶＤＭＯＳ－ＮＭＯＳ全兼容功率集成结构的设计方法．该结构采用与ＶＤＭＯＳ工艺兼容的对接（ＢｕｔＪｏｉｎｔ）沟道结构形成ＮＭＯＳ器件，利用ＶＤＭＯＳ工艺中ｐ＋区反刻过程形成ＮＭＯＳ器件的有......
NEC最近开发了高性能0．15w最先进的逻辑CMOS技术。其特点如下：（l）采用侧壁硼离子注入的新开发的ffi，实现了栅宽为0．Zap而阈值电压仍不低......
3.3.晶胞Aladdin晶胞是一种三晶体管设计,而不是以前所用的比较传统的四晶体管方案。这样做的目的是出于提高产额和读出速度方面......
本文详细论述了一种可以有多输入的CMOS宽带互导（WBTC）电路，该电路具有线性，频率响应好的特点。利用该电路可以构成高Q值的VHF可调谐选......
MOSFET总剂量加固强烈依赖于工艺技术,对干氧方式下不同条件制备的NMOS、PMOS管,分析其辐照响应,并借用亚阈值I—V技术分离氧化物......
主要介绍了塑料封装和柯伐盖封装的 CMOS器件 ,在不同情况的 x射线辐照下 ,其辐照敏感参数阈值电压随总剂量的变化关系。将 x射线......
DESIGN OF LOW-VOLTAGE AND LOW-POWER FULLY INTEGRATED FILTER BASED ON LOG-DOMAIN CURRENT-MODE INTEGRA
In this paper a novel log-domain current-mode integrator based on MOS transistors in subthreshold is proposed. The inte......
采用标准双栅 CMOS工艺在镍诱导非晶硅横向晶化形成的多晶硅上制造了高性能的薄膜晶体管 ,并详细研究了器件制备前高温预处理对薄......
提出了一种新型的具有简易 APFC的单片 SPIC电路 .通过采用集成在 SPIC内部的延迟电路 ,使有 APFC电路的总线电压由 6 0 0 V下降为......
提出了一种基于灵敏放大器的新型触发器 .和其它触发器相比 ,该触发器在近似相等的功耗下能以更快的速度工作 ,并且其所需要的 MOS......
通过参数调整和工艺简化 ,制备了应变Si沟道的SiGeNMOS晶体管 .该器件利用弛豫SiGe缓冲层上的应变Si层作为导电沟道 ,相比于体Si器......
设计出一种能与体硅标准低压 CMOS工艺完全兼容的新型凹源 HV-NMOS( High voltage NMOS)结构 ,在 TSUPREM-4工艺模拟的基础上提出......
采用TSMC0.18μmCMOS工艺实现低功耗10Gb/s4∶1复接器。整个系统采用树型结构,由两个低速2∶1复接单元,一个高速2∶1复接单元,分频......
介绍在等离子工艺中的等离子充电损伤,并且利用相应的反应离子刻蚀(RIE)Al的工艺试验来研究在nMOSFET器件中的性能退化。通过分析......
根据TCAD软件模拟的最优工艺条件成功研制了高压nMOS器件.测试结果表明器件的击穿电压为114V,阈值电压和最大驱动能力分别为1.02V......
Programmable Logic Array (PLA) is an important building circuit of VLSI chips and some of the FPGA architectures have ev......
相对于采用选择性锗硅外延的应变硅而言,基于锗工艺制造的 PMOS 能够进一步提高其驱动能力。将适当的锗前驱物安装在标准硅外延设......
The 13.56 MHz analog front-end circuit for ISO/IEC 15693-compatible radio frequency identification (RFID) trans- ponder ......
通过采用能带工程技术来再设计基本的硅沟道技术,一种新型的硅上硅(silicon-on-silicon)工艺能够大幅降低标准CMOS工艺中的栅泄漏,......
一、四位微型计算机的CMOS化及其应用 1.四位微型计算机(单片)概要在开发研究微机,特别是使用了单片的微机系统时,最合适的系统要......
First the research is conducted on the design of the two-phase sinusoidal power clock gen- erator in this paper. Then th......
提出了一种新的纯MOS结构的基准电压源,它利用pMOS和nMOS的阈值电压差来抵消工艺偏差,提高了基准的精度.该电路经过Chartered0.35m......
据《Semiconductor FPD World》2008年第8期报道,日本富士通研究所和富士通微电子联合开发了用于32nm逻辑LSI的低功耗CMOS技术。为......
PolarFab公司现在推出其模组化0.35微米8Polar35工艺3.3V CMOS器件。与5V器件相比,该器件模组提高了电路性能,同时降低了模拟密集......
Partially-depleted Silicon-On-Insulator Negative Channel Metal Oxide Semiconductor (SOI NMOS) transistors with different......
Study on the degradation of NMOSFETs with ultra-thin gate oxide under channel hot electron stress at
This paper studies the degradation of device parameters and that of stress induced leakage current (SILC) of thin tunnel......
This paper presents a method using simple physical vapour deposition to form high-quality hafnium silicon oxyni- tride (......
This paper presents a novel mixed-voltage I/O buffer without an extra dual-oxide CMOS process.This mixed-voltage I/O buf......
The temperature dependence of charge sharing in a 130 nm CMOS technology has been investigated over a temperature range ......
A voltage controlled oscillator(VCO) module is designed,which can be used for the third generation mobile communication ......
A measuring technique based on the CP(charge pumping)method for hot-carrier degradation measurement of high voltage N-LD......
Influence of layout parameters on snapback characteristic for a gate-grounded NMOS device in 0.13-μm
Gate-grounded NMOS (GGNMOS) devices with different device dimensions and layout floorplans have been designed and fabric......
使用两对NMOS管和衬底偏置技术,采用SMIC0.18μmCMOS工艺,为卫星导航双系统兼容接收机的射频集成电路芯片设计了一种超低压、超低......
Low power on-chip interconnect technique is important for deep submicron SOC design. In this paper, a novel low swing dr......
