ADDER相关论文
Balanced biosynthesis and trigger threshold resulting in a double adder mechanism of cell size contr
Abstract:How cells accomplish cell size homeostasis is a fascinating topic, and several cell size regulation mechanisms ......
By analysing problems in the traditional design theory of digital circuits it is proposed that both switching variable a......
提出了基于双比特算法的新型除法器及其VLSI实现结构 .与MIPS微处理器中的除法器相比 ,它的平均执行周期减少了 5 2 5 % ,而其最......
We demonstrate a novel all-optical half-adder based on two semiconductor optical amplifiers(SOAs).Two optical band-pass ......
A time-domain digitally controlled oscillator composed of a free running ring oscillator and flying-
A time-domain digitally controlled oscillator(DCO) is proposed.The DCO is composed of a free-running ring oscillator(FRO......
The conventional circuit model of a bit-stream adder based on sigma delta(∑Δ) modulation is improved with pipeline tec......
An addition is a fundamental arithmetic operation which is used extensively in many very large-scale integration (VLSI) ......
阿尔金(Alkin,M.C.)将课程评价划分为两类:课程产品评价和课程方案评价。课程产品包括课程的有形产物,如课程纲要、课程标准、教科......
At the present 50 to 100 microseconds are necessary for a liquid crystal to change its state from opacity to clarity; 1.......
A cycle bridge detection method, which uses a piezoresistive triaxial accelerometer, has been described innovatively. Th......
While investigating a three-step MSD adder and the reliability thereof for ternary optical computers(TOC),the principle ......
The algorithm and optical implementation of full parallel adder using combina-torial logic architecture have been sugge......
This paper proposes a new implementation for DFT based on delta modulation which isdifferent from the conventional PCM ......
In many digital signal processing algorithms,e.g.,digital filters,the multiplier coefficients are constant.Hence,it is p......
This paper shows the design of a second-order multi-bit△Σmodulator with hybrid structure for ADSL applications.A modif......
Traditional feedforward structures suffer from performance constraints caused by the complex adder before quantizer.This......
论文的主要内容分为五章，第一章主要介绍了组合理论的重要分支——组合设计的有关知识.第二章就一类特殊的设计——双正交准可分解......
该文从挂篮荷载计算、施工流程、支座及临时固结施工、挂篮安装及试验、合拢段施工、模板制作安装、钢筋安装、混凝土的浇筑及养生......
以Toffoli门族为基础,采用ESOP综合方法设计了一种4位可逆二进制加/减法器。引入了“共享控制位提取”的优化方法,并提出一种“传......
At the present 50 to 100 microseconds are necessary for a liquid crystal to change its state from opacity to clarity; 1.......
在用重写系统描述逻辑位、门电路、位串和自然数的基础上,对半加器、全加器和串行加法器等基本硬件电路的逻辑功能进行了刻画,并用......
设计了一个与静态电路兼容的64位动态加法器，采用嵌入逻辑的动态触发器，以及多相位时钟技术，实现了与上、下级静态电路的接口．在加法器......
Multimedia devices like cellphones, radios, televisions, and computers require low-area and energy-efficient dynamically......
本设计是针对某种体积小、运算速度和性能要求很高的特殊场合设计的32位浮点矩阵乘法运算单元，采用VHDL硬件描述语言，并在FPGA上实现......
通过分析传统计算机组成原理实验的不足，提出利用Simulink仿真来模拟进行实验的思路，使学生可仅利用少量的新知识便能进行组成原理的......
Quantum full adders play a key role in the design of quantum computers.The efficiency of a quantum adder directly determ......
阐述了一种含相加器的高速１２位Ｄ／Ａ转换器的设计和应用，该电路实现Ｉ－Ｖ转换和相加器功能仅用１级视频运效，其内含相加器的小信号带宽为３０～４０ＭＨｚ传输延迟１５ｎｓ该......
以浮点加法器的算法设计和结构映射为例,讨论了如何进行面向对象的ASIC系统的设计,并给出浮点加法器部分模块的VHDL描述.......
以IEEE754标准格式中的单精度格式为标准，进行浮点加法器的设计。SystemC作为一种基于C＋＋语言的新型硬件设计语言比较原有的HDL语言在......
提出了三种新的符号多值ＰＬＡ（ＳＭＰＬＡ）结构：第一类型ＳＭＰＬＡ由符号译码器、ＭＩＮ阵列和ＭＡＸ阵列组成；第二类型ＳＭＰＬＡ由符号译码器、ＡＮＤ阵列、ＯＲ阵列和输出编码器组成；第三类型ＳＭＰＬＡ由......
存储器管理部件ＭＭＵ（ｍｅｍｏｒｙ ｍａｎａｇｅｍｅｎｔ ｕｎｉｔ）的速度直接微处理器的性能，提高存储器管理部件的速度是本文的设计目标。文中提出了存储器管理部件ＭＭＵ设计方法，论述......
针对单个ｓｔｕｃｋ－ａｔ故障，研究了Ｎ位加法器的测试矢量生成问题，对于行波进位加法器，只需８个测试矢量就可得到１００％的故障覆盖率；对于Ｎ位先行进位加法器，只需......
对于VLSI中具有邻域子空间的电路模块，提出了一种高效测试生成方法。利用该方法得到了行波进位、超前进位加法器的测试生成，并予以了......
流水线技术是设计高速数字电路的一种最佳选择之一,对其实现原理作了较形象的阐述.针对加法器在DSP中的重要作用,对流水线加法器中......
通过对加法器和绝热电路工作原理及结构的研究,本文提出一种三值绝热加法器设计方案.该方案首先以电路三要素理论为指导,推导出一......
本文提出了一种处理信息量较大的双进位五输入加法器模块。通过九输入加法器及三数相加的串行进位加法器等设计实例证明了它能减少......
介绍了基于幂表和重写规则的并行加法器的功能描述,直接使用重写归纳证明技术验证了这些描述的正确性,为重写技术用于描述和验证更......
A kind of pseudo Gray code presentation of test patterns based on accumulation generators is presented and a low power t......
运用DDS原理，进行任意波形发生器的设计，使得任意波形发生器兼顾DDS的优点。设计中通过实现DDS模块与单片机接口的控制部分将频率控......
复数加法运算复杂,用硬件实现复数加法,需要使用数目众多的加法器,占用大量的面积。通过分析复数加法的运算过程,将计算过程流水化......
通过分析MCML结构的设计方法,设计了高速低功耗四位并行加法器,采用TSMC 0.25 CMOS标准工艺完成设计.该电路工作频率达到1GHz,功耗......
从延迟、功耗、面积等方面对加法器的实现方式性能的比较，适应兼容TMS320C54XDSP处理器的高速、低功耗的需要和结构特点，而采用超前......
提出了一种改进进位运算的32位稀疏树加法器。在对现有稀疏树加法器使用的进位运算算子“o”进行深入探讨的基础上，对该算子的表达......
提出了一种6个加数的并行加法器及其接口扩展的研究方案．论述了所提新型加法器的工作原理和过程，同时描述了接口扩充思想．最后，采用MAX......
12001 Transformational Logic of Numbers of PurseEquivalence and its Error. Xiao Mingyao: 1(3). 1980pp 190--197Multiplier......
研究了一种新的SHA-512算法基于FPGA的高速实现方案。为了获得较高的加密处理速度,本方案在关键计算路径上进行了加法器结构的优化......
在RSA密码体系中，常用Montgomery算法进行快速模乘运算，该文提出了一种Montgomery模乘算法的硬件改进方案．该方案通过减少一个加法器......
加法器是一种用作加法运算的电子产品,在人们生活中适用性比较广泛,本次设计是用单片机来设计的两位十进制加法器.该设计系统是以S......
本文通过设计数字电子技术课程综合实训项目，达到综合运用数字电路知识的目的。这套实训项目涵盖的知识面广，具有很强的实际运用意义......
