低功耗测试相关论文
目前，集成电路测试面临两个大的问题：测试时间过长和测试功耗过高。而随着集成电路不断复杂化，测试变得更加困难。特别是对基于复用思......
随着半导体工艺尺寸的不断缩小和芯片集成度的提高,VLSI电路的测试面临着许多严峻的挑战,其中,测试功耗已经成为VLSI电路生产测试......
伴随着半导体工艺制造水平的不断进步,电路复杂度、单位面积管子个数和工作频率的不断提高,电路正常工作时的功耗问题不再是集成电......
微电子技术的飞速发展使系统芯片(SoC, System-on-a-Chip)的出现成为可能。尽管IP(Intellectual Property)复用的设计技术能加快So......
尽管扩展相容性扫描树技术可以彻底地降低测试应用时间和平均测试功耗，扫描输出的个数却大大增加．这使得测试响应的数据量增加，从而为......
分析了CMOS集成电路的功耗来源,介绍了CMOS集成电路的低功耗测试向量生成器的电路结构.为了减少被测电路内部节点的开关翻转活动率......
在集成电路内建自测试的过程中,电路的测试功耗通常显著高于正常模式产生的功耗,因此低功耗内建自测试技术已成为当前的一个研究热......
伪随机测试在数字系统的故障测试中已经得到了多年的应用，但传统的伪随机测试存在着效率比较低的缺陷。针对该缺陷提出了在伪随机测......
随着手持设备的兴起和芯片对晶片测试越来越高的要求,内建自测试的功耗问题引起了越来越多人的关注.本文对目前内建自测试的可测性......
过高的测试功耗和过长的测试应用时间是基于伪随机内建自测试（BIST）的扫描测试所面临的两大主要问题.提出了一种基于扫描子链轮流扫......
针对系统芯片测试功耗快速增加的特点,提出了一种有效的低功耗测试方案。该方案将测试向量的海明距离作为测试功耗优化的目标,将测......
随着集成电路制造技术的不断发展,芯片测试已经成为一个令人关注的热点.针对集成电路测试中存在测试数据量大、测试功耗高等问题,......
分析了CMOS逻辑电路的功耗来源，对低功耗内建自测试技术进行了研究。为了减少被测电路内部节点的开关翻转活动率，提高测试向量之间的......
<正>芯片、模块和终端厂商可以验证并优化其产品在各种不同工作状态和部署场景下的实际功耗情况以及射频性能是德科技(NYSE:KEYS)......
可测性设计（DFT）方法广泛应用于数字电路测试中．通过添加测试硬件，用来降低测试的复杂性。但添加测试硬件后，往往会引起电路的延时变大，......
随机测试向量产生时，一大部分的测试功耗是由于那些无贡献的测试向量所引起的。文中提出了一种基于测试片段间的转移低功耗BIST结构......
随着超大规模集成电路(VLSI)制造技术的发展，愈来愈高的集成度使得测试时的功耗成为集成电路设计与测试中必须考虑的一个重要因素。......
随着集成电路与工艺技术的快速发展,片上系统(System-on-a-Chip, SoC)集成密度与复杂性不断增长,嵌入芯核种类繁多,导致SoC芯片测......
集成电路(IC)产品需要进行测试以保证其产品的良率。近几十年来,随着超大规模集成(VLSI)技术的迅速发展,芯片中晶体管的密度成指数......
随着集成电路制造工艺的发展,VLSI（Very Large Scale Integrated）电路测试面临着测试数据量大和测试功耗过高的问题.对此,本文提出一......
芯片测试过程中存在的高功耗问题是制约芯片测试发展的难题,针对此问题,提出一种新的低功耗测试方法。该方法通过插入异或门,将扫......
龙芯3号是一款低功耗处理器芯片,要求测试时保持较低功耗.为了解决低功耗测试的问题,对龙芯3号测试功耗进行了细致分析,提出一套考......
为了保证集成电路产品的质量,测试是非常重要的一个环节,然而随着被测电路变得日益复杂,集成度不断提高,测试变得非常困难,测试成......
介绍了低功耗设计最新的研究进展,从低功耗设计流程、功耗估计方法、功耗优化方法、功耗优化工具软件、低功耗测试等几个方面,对低......
过去几十年集成电路一直按照摩尔定律发展,其每个晶体管的制造成本呈现持续下降趋势,但每个晶体管的测试成本却基本保持不变,因此......
近年来,系统级芯片(System-on-Chip,SoC)已成为当前研究和应用的主流,随着集成规模和复杂度的日益增大,使得其测试也面临着巨大挑......
随着工艺的发展和集成电路规模的扩大,功耗已成为集成电路设计中的一个十分关键的问题,传统的低功耗设计主要围绕正常工作状态时动......
随着电路规模、复杂度和工作频率不断攀升,半导体工艺进入深亚微米系统时代,片上系统逐渐成为超大规模集成电路发展的主流趋势。So......
随着半导体工艺技术的不断进步,集成电路遵循摩尔定律发展,因此电路规模和复杂度均有逐年提高的趋势。面对电路设计上的这些挑战,S......
随着集成电路在日常生活中的广泛应用，集成电路测试作为保证产品质量的重要环节，越来越受到人们的重视。然而随着集成电路规模增大，集......
全扫描测试是最有效和流行的可测性设计技术之一。全扫描测试技术将时序电路的测试产生问题转化为组合电路的测试产生问题,降低了......
集成电路系统复杂度和工艺复杂度的增加,特别是片上系统(SOC)的出现,使得集成电路测试面临越来越多的挑战。在数字电路测试过程中,......
目前,集成电路测试面临两个大的问题:测试时间过长和测试功耗过高。而随着集成电路不断复杂化,测试变得更加困难。特别是对基于复......
BIST为复杂电路的测试提供了一种很有前途的解决方案,但由于本身存在的特点,致使电路在测试过程中出现新的问题——测试功耗过高。......
