为了保证集成电路产品的质量,测试是非常重要的一个环节,然而随着被测电路变得日益复杂,集成度不断提高,测试变得非常困难,测试成本越来越高。因此,如何解决测试成本过高,并且实现对集成电路高效测试的问题将变得尤为重要。一种基于扫描链阻塞技术的扫描测试结构被提出来,该结构有效地降低了测试功耗,但其测试应用时间较长。为了克服这一缺陷,本文提出了一种基于TSP问题降低测试应用时间的方法。该方法利用了测试向量之间的相容性,降低测试应用时间。其实现方法是：将需要施加到被测电路的测试向量看作节点,将扫描移入这些测试向量看成是遍历这些节点。通过这些节点两两之间的距离构造一个有向完全图,将求最小测试应用时间的问题转化为求遍历图中所有节点的最小距离问题。该问题等价于非对称的TSP问题,进而可以用相应的启发式算法求解。实验结果表明该方法有效地减少测试应用时间,并且不需要额外的硬件代价。其次,本文利用可控LFSR改进扫描链阻塞结构,以达到降低测试应用时间和测试数据存储量的目的。当某个子扫描链的测试向量需要更新且又不需要移出其测试响应时,其测试向量由可控LFSR产生。可控LFSR可以通过一些控制码对LFSR的原始产生顺序进行调整,这些控制码存储在ATE中或ROM中。该方法结构简单,只需要添加少量的硬件,却能很好地降低测试应用时间和测试数据存储量。