集成电路系统复杂度和工艺复杂度的增加,特别是片上系统(SOC)的出现,使得集成电路测试面临越来越多的挑战。在数字电路测试过程中,测试功耗要远远高于正常模式下的功耗。产生这一现象一方面是由于测试向量之间的相关度很小;另一方面是因为测试时需要电路中尽可能多的结点发生跳变。由于被测电路可能在测试过程中因功耗过大而被损坏,因此降低测试功耗已成为测试开发的一个重要目标,测试功耗已成为影响数字电路可测试性设计的重要问题。本文首先对数字电路测试技术的方法进行了概述,分析了电路测试功耗产生的原因,并列举了现有可测试性设计中几种降低功耗的方法。接着,对内建自测试(BIST)方法中测试向量生成过程进行了分析,指出采用LFSR做测试产生时所遇到的问题。针对这一问题,在统计分析测试集中有效测试向量分布规律的基础上,提出了基于片段间转移的低功耗BIST策略。该策略通过故障模拟软件去除了测试集中对故障覆盖率没有贡献的无效测试向量,并将剩余的有效测试片段依据测试功耗最低的原则排序后,依次送入被测电路。在该策略的基础上,实现了基于片段间转移的低功耗BIST结构,并结合各组成部分的功能,详细地介绍了该BIST结构在两个阶段的运行过程:有效片断内部生成过程和片断间转移过程。仿真结果显示,采用该低功耗BIST结构避免了大量无效测试向量的运行,降低了测试功耗,减少了测试时间。最后,介绍了一种被测电路自反馈测试的基本思想。针对自反馈测试中存在部分输入不能被反馈这一问题,提出了基于异或的反馈输入生成算法,并通过添加移位寄存器,增加了寻找成功率,降低了硬件代价。仿真数据表明,该算法可以作为自反馈测试的有效补充。