论文部分内容阅读
绝缘体上硅(Silicon-on-Insulator, SOI)技术全介质隔离的结构彻底消除了体硅CMOS器件中的寄生可控硅结构，避免了门锁效应，同时减少了辐射粒子电离产生电荷的收集体积。这使得SOI技术在抗瞬时剂量率效应和单粒子效应上具有天然优势。然而绝缘埋层的存在也会使SOI器件的总剂量效应变得比体硅器件更复杂，这成为制约SOI技术抗辐射应用的瓶颈。 本文重点研究了130纳米工艺节点下部分耗尽SOI CMOS器件的总剂量辐射效应及其工艺加固技术，试图解决SOI器件抗总剂量效应差的问题。本论文的研究内容可以分为三个部分: (1)130纳米部分耗尽SOI器件的总剂量辐射效应研究。首先，通过不同偏置下的辐照实验研究了浅沟槽隔离(Shallow Trench Isolation，STI)氧化物和绝缘埋层(BuriedOxide，BOX)中的陷阱电荷对器件性能的不同影响。通过对STI不规则的形貌进行建模，提出了一种精确计算STI侧壁等效陷阱电荷密度的方法。针对BOX陷阱电荷导致的前栅阈值电压漂移，本文建立了一个适用于部分耗尽SOI器件的耦合模型来解释该现象。其次，实验证明了器件尺寸、体区掺杂浓度和体接触是影响SOI MOS器件总剂量效应的关键因素:器件尺寸越小，体区掺杂浓度越低，其受总剂量辐射的影响越大;同时，浮体器件的总剂量效应比体接触器件更恶劣，辐照甚至会导致浮体器件出现单管闩锁。最后，针对辐射导致PMOS器件关态漏电流增加的新现象给出了理论解释。 (2)130纳米部分耗尽SOI器件的加固工艺研究。辐射在STI和BOX中感应的陷阱电荷是导致深亚微米SOI器件在总剂量辐照后性能退化的主要原因。本文聚焦于STI陷阱电荷引起的总剂量退化，重点探讨了针对STI的工艺加固解决方案，试图通过改变或优化少数工艺步骤来提高器件的抗总剂量辐射能力，并对每种工艺加固方案的效果及原理做了分析。 (3)加固工艺的静态随机存取存储器(Static Random Access Memory, SRAM)电路验证。本文分别基于商用工艺和加固工艺设计了一款512 bit的SRAM。辐照实验结果表明商用SRAM的抗总剂量辐射能力低于50 krad(Si)，而加固SRAM在500 krad(Si)以上，证明加固工艺确实能提高电路级的抗总剂量辐射性能。