现代无线通信系统硬件主要由数字基带模块、数模混合信号模块、射频前端模块以及天线模块这四部分组成。其中射频电路系统与天线通常是各自独立的,分别基于模拟射频电路理论以及电磁场天线理论仿真设计,然后都匹配到传统50欧姆集成。但是随着射频通信技术不断发展,天线与射频电路之间的集成方式也在不断进步,以满足更高频段与更高性能要求。目前CMOS工艺因其成本低、集成度高等优点广泛用于射频电路芯片设计。为更好实现射频电路与天线之间的集成,需要同时掌握CMOS射频电路与天线优化设计能力。本文通过分别设计CMOS射频放大器与天线,充分展示低噪声放大器电路的设计流程,以及依据射频放大器需求定制化设计差分天线,探讨CMOS射频放大器与天线的融合集成设计。本文首先研究了CMOS 0.18um工艺模型,通过有源晶体管仿真确定MOS管截止频率f T,最高振荡频率f MAX,得到MOS管最佳噪声电流密度JOPT与最高振荡频率对应的最佳电流密度Jpf MAX;通过无源电感仿真验证CMOS工艺库中提供的电感模型参数在30GHz以内的误差范围。在此基础上,具体设计了一款工作于2.4GHz全差分源端电感负反馈型共源共栅结构低噪声放大器,一款工作于2.5GHz差分功率放大器,用于反向阵系统,已流片加工,并完成系统测试。然后研究基于CMOS 0.18um工艺设计用于5G毫米波频段低噪声放大器电路。设计了一款两级单端低噪声放大器电路,第一级采用共栅放大器,实现宽带输入阻抗匹配;第二级采用共源共栅放大器,提高放大器功率增益和隔离度。两级放大器之间采用LC并联谐振网络作为级间匹配电路。还设计了一款24-28GHz全差分低噪声放大器,采用三级结构,第一级为交叉电容耦合共栅放大器,可以提高晶体管等效跨导,优化噪声系数;第二级为中和电容共源共栅放大器,可以进一步提高放大器功率增益;第三级为输出“Buffer”,实现宽带输出阻抗匹配。最终仿真结果表明,该放大器峰值功率增益为10.5dB,噪声系数为4.5～5.5dB。考虑CMOS差分射频电路芯片实际大小,提出采用新型同侧差分馈电技术的SIW背腔缝隙天线,可与差分电路芯片更紧密集成,同时具有共模抑制效果。并基于该结构设计了工作于THz频段的半模以及高次模天线,通过片上天线形式与探测器电路直接集成。最后从射频放大器角度讨论了与天线集成不再基于50欧姆阻抗会带来的优势,当所设计的差分低噪声放大器输入阻抗与天线匹配到10欧姆时,通过变压器耦合进一步提高晶体管等效跨导,噪声系数可优化为3.1～4.7dB。