随着人们对大数据量、低功耗、高集成度无线通信产品的需求不断增加，射频集成电路成为继个人电脑之后集成电路新的增长点。在射频集成电路采用的工艺中，CMOS具有成本低，易实现系统芯片(SOC)的优点，而且随着器件等比例缩小，CMOS技术可实现的截止频率不断提高，与其它传统技术的差距逐渐缩小。因此，RF CMOS成为未来射频集成电路发展的趋势，受到了工业界、学术界的广泛关注。但是，由于CMOS有源器件较低的击穿电压、较大的寄生电容等因素，使CMOS功率放大器成为实现CMOS SOC的瓶颈。　　 本论文分类介绍了单管功率放大器的工作原理，讨论了常见的提高PA效率和线性度的技术，尤其对线性PA的负载线匹配理论和LoadPull原理做了较详细的讨论。接着为UHF RFID系统设计了一个输出功率为20dBm的AB类CMOSPA。在该PA的电路设计中采用了两级L型输出匹配网络，提高了输出级的匹配带宽；并通过合理选择晶体管栅极偏置电压，优化了放大器的ldB增益压缩点；在输出级晶体管的漏端还使用了电容和键合线电感组成的串联谐振支路，抑制了输出二阶谐波能量，优化了PA的效率；在保证电路稳定性方面，使用各放大级分别接地的办法，消除了由键合线电感引起的反馈，并在驱动级使了电容电阻串联的频率补偿支路，调整零电位置，提高了电路稳定性。该CMOS PA使用TSMC0.18um CMOS工艺流片，芯片面积约为720um*780um。测试结果显示，在840～845MHz和920～925MHz两个频段内，PA具有良好的输入匹配和20dB的小信号增益，在840MHz频段内，PA的最大输出功率为22dBm，对应的最大PAE为32.5％，在920MHz频段内，PA的最大输出功率为22dBm，最大PAE为37％。双音信号测试得到的PA输出三阶交调截止点为23.5dBm，显示了PA良好的线性度。调制信号频谱测试显示：对于双边带调制和单边带调制的RFID射频信号，该CMOS PA的ACPR1、ACPR2、ACPR3分别超过-40dBc、-60dBc和-65dBc，满足中国RFID标准对发射信号频谱的要求。　　 最后论文详细讨论了E类功率放大器的分析和设计方法，着重分析了各种非理想因素对E类PA性能的影响。并设计了一个工作在2GHz，输出功率达到20dBm的CMOS E类功率放大器。在电路设计过程中，我们重点考虑了电路中各电感的寄生电阻，开关尺寸以及驱动级输出波形对电路性能的影响，并在理论分析的指导下优化了电路和版图。所设计的E类功率放大器采用TSMC0.18umCMO工艺流片，芯片面积约为686um*637um。测试结果显示，该放大器在工作频段具有良好的输入匹配，在1.95GHz附近输出功率达到21dBm，功率附加效率为48％。在1.85GHz到2.05GH频率范围内，输出功率均能大于19dBm，功率附加效率超过40％。随着电源电压增加，电路的最大输出功率接近23dBm。在输出功率为21dBm时，电路具有-61.6dBc的二阶谐波抑制和-43.4dBc的三阶谐波抑制。