随着深度学习的快速发展,人工神经网络已经在日常生活和生产工作中的各个方面得到了广泛的应用。相比于生物神经元模型,基于传统计算机架构的人工神经网络需要耗费更多的硬件资源。其中的一个原因是受到了传统计算机冯诺依曼架构的限制。对此研究人员提出了存算一体（computing-in-memory）的概念,在存储器内直接完成部分计算操作。目前存算一体电路的设计通常由手工搭建,这是一个既费时又繁琐的工作。存算一体电路具有规则的结构。因此可以采用存储器编译器（memory compiler）的方式进行存算一体电路的搭建,从而快速生成的存算一体阵列电路。本文首先对神经网络研究背景进行介绍,在神经网络硬件面临着冯诺依曼瓶颈挑战的背景下,存算一体架构应运而生。然后对目前存算一体电路理论及存储器编译器理论进行介绍,存储器编译器的方法可以用于存算一体阵列这样的规整电路进行软件方式的生成。本文主要开展了以下工作:（1）提出了一种基于SRAM的存算一体单元及其读写关键模块。其阵列可用于MNIST手写数据识别的二值化脉冲神经网络中大量出现的点乘运算。该存算一体单元存储部分原理和结构与标准SRAM单元相同,读出时会将存储值与输入值进行二值乘法运算然后读出,以此实现所提出的神经网络算法所需要的大规模乘法运算。并设计该存算单元阵列的读写所需其他功能电路。（2）使用开源存储器编译器Open RAM对所提出存算一体电路进行物理文件生成。基于55nm工艺,设计存算一体阵列的各模块的基本单元电路及版图,形成基本单元库。使编译器能够使用所设计的基本单元库,生成所述存算一体阵列电路的版图文件,LEF文件,spice网表文件等物理文件。（3）编写文件框架,并使用编译器生成存算电路的Verilog、lib等逻辑信息文件,将存算一体模块作为IP核进行使用。经验证,编译器所生成存算一体电路文件完整,可以使用半定制化方法将存算一体阵列作为IP调用以及设计其外围逻辑。本文从算法背景到电路再到编译生成,对存储器编译器用于存算一体电路编译实现进行研究,这样的方法相对于全定制设计,生成速度快,自动化程度高,通用性强。这有助于存算一体的研究及应用。