等离子体干法刻蚀是大规模集成电路制造中最关键的工艺之一。随着大规模集成电路制造朝着更高集成度,更小关键尺寸以及更大晶圆半径的方向发展,对工艺的精度和可重复性要求越来越高。在深亚微米尺寸条件下,有必要对刻蚀机理的进一步的理解和掌握。本论文利用上海宏力半导体制造有限公司先进的8英寸集成电路制造设备,把论文研究和生产实践相结合,以达到产学研相结合的目的。本文首先叙述了刻蚀工艺的发展及现状。刻蚀工艺从湿法刻蚀发展到干法刻蚀；刻蚀系统从等离子体增强刻蚀系统,反应离子刻蚀系统逐步发展到磁场增强反应离子刻蚀系统和感应耦合等离子体系统,并着重讲述了反应离子刻蚀的机理及特点。刻蚀系统及相应工艺的发展满足了线宽从亚微米到深亚微米的要求。本文其次研究了深亚微米集成电路制造中最关键的工艺之—浅沟槽隔离工艺的优化。优化主要通过三个方面一个是沟槽圆顶角(Top Corner Rounding, TCR),二是STI的倾斜角度,三是沟槽圆下角(Bottom Corner Rounding, BCR)。通过优化STI工艺显著提高了器件性能。本文最后研究了C5F8/O2/AR/C2H2F2混合气态在不同条件下对自对准联接孔(SAC)工艺的影响。本文指出通过调节C5F8/02的比率和C2H2F2的流量可以改善Si02对Si3N4的选择比,并且对其机理进行了解释。