论文部分内容阅读
自适应数字波束形成技术由于能够在空间干扰方向自适应地形成方向图零陷,实现空域干扰抑制,并具备灵活的天线方向图控制和同时多波束形成能力,逐渐被应用于雷达、声呐、移动通信等领域。然而针对大规模数字阵列的实时自适应数字波束形成算法应用,仍然存在算法运算量大、方向图主旁瓣控制和对抗快速机动干扰稳健性差等问题。本文以172阵元三角栅格圆形布阵结构的数字阵列雷达研制为背景,开展了适用于大规模数字阵列的快速稳健自适应数字波束形成算法的研究与硬件实现,并共同搭建该数字阵列雷达系统,完成DBF处理器自适应波束形成相关的软件设计、调试和系统集成测试。本文的主要工作包括:1、针对大规模数字阵列满阵自适应数字波束形成算法运算量大,对抗快速机动干扰稳健性差的问题,提出了一种针对大规模数字阵列的高效零陷展宽降维自适应波束形成方法,并结合实际系统,给出了算法的实现方案,完成了算法的性能仿真与分析;2、结合大规模数字阵列雷达的实际需求,选择基于VITA46标准的3U VPX硬件实现架构,提出了一种模块化、标准化、可扩展的系统设计方案,对系统拓扑结构和系统中各个模块分别进行介绍,特别是对系统的高速互联关系和DBF处理器模块进行详细说明,包括DBF FPGA模块、DBF DSP模块以及SRIO数据交换模块的硬件电路原理图设计、PCB版图设计以及主要的硬件电路接口调试;3、根据数字阵列雷达的工作流程,完成自适应数字波束形成算法在FPGA+DSP硬件平台上的实现,主要包括:根据算法的实现方案,给出FPGA和DSP处理器的任务分工、软件程序设计、调试以及算法性能验证的整个过程;完成了相关DBF软硬件在整个数字阵列雷达系统中的集成和初步测试,验证了所采用的的自适应数字波束形成算法和相关软硬件设计的正确性和有效性。