随着高新技术领域的高速发展,在电子设备进行规模巨大的数据信息交互与处理的过程中要求SRAM模块具备低功耗,高稳定性等优点。在强化SRAM各项优点的过程中许多新的故障被引入,对所有测试SRAM故障的算法进行研究调查后发现算法具有很强局限性的特点,即单一的算法不能覆盖层出不穷的新故障。为了解决该问题,本文提出一种低电压SRAM自适应BIST测试技术。本文基于SRAM在不同PVT条件下发生的各类故障和有效测试元素大量的研究创新性的提出了自适应BIST测试的概念,该测试技术根据当前SRAM的PVT特性进行精准故障诊断的结果自动将多个测试元素灵活重组为当前条件下最优的重构算法。该技术的实现共包括三大模块:SRAM测试控制模块、故障诊断模块和算法生成模块。其工作流程为:首先,SRAM测试控制模块设置好当前SRAM的PVT参数。其次,故障诊断模块根据各种PVT条件下SRAM发生各类故障的研究结果对当前SRAM容易发生的故障进行精准诊断。最后,算法生成模块将诊断结果映射到算法集中抽调多个有效测试元素生成重构算法。文章基于一款TSMC 40nm CMOS工艺的SRAM,使用MBISTArchitect技术流程和Fine Sim+VCS工具进行仿真验证。仿真结果表明:在VDD=0.8V、temp=125℃的情况下,低电压SRAM自适应BIST测试技术产生的重构算法:{↑W0,↑R0W1R13,↑R1W0R04,↓R0W1R12,↓R1W0R02,↓R0}相较传统March系列算法,故障覆盖率最高提高了19%,测试时间、面积和功耗分别增加了11%、0.050%和0.97%。针对VDD=0.8V、temp=25℃情况下SRAM容易发生的特殊动态耦合故障,在重构算法生成的测试电路测试完毕后自动切换另一个测试电路继续对SRAM进行测试,相较传统March系列算法,该测试电路的故障覆盖率提高了25.7%。