论文部分内容阅读
本文提出了一种基于FFT的双系统伪码快速捕获模块设计方案，这种伪码快捕电路利用复用技术实现了对不同系统伪码的快速捕获，并采用并行设计使系统的运算速度大大提高。文章对快捕模块的核心模块-缓存模块和FFT/IFFT计算模块的FPGA实现进行了详细的论述。仿真和测试结果表明，基于FFT的双系统快捕电路能够快速捕获到不同系统的伪码，对多系统兼容接收机的研制有一定的参考价值。