论文部分内容阅读
快速有效的大规模复杂SoC(System-On-Chip)芯片逻辑验证方法已成为SoC芯片设计中的关键因素。利用FPGA进行逻辑验证是一种较为传统的验证方法。随着SoC芯片复杂度和规模不断增加，验证所需的FPGA芯片规模也与日俱增。然而利用大规模单芯片FPGA并不能有效满足复杂SoC验证的需要，并会造成极大的额外开销，严重限制模拟平台的设计灵活性。针对这一问题，本文提出一种基于多片FPGA的可配置硬件模拟环境，构建以ARM Cortex-A9微处理器为核心的大规模复杂SoC验证平台，实现复杂SoC的软-硬件系统级模拟。最后利用SoC内部总线板间互连技术对ARM SoC内部的AXI总线接口逻辑进行板间扩展和延伸，提高模拟平台的可扩展性。