论文部分内容阅读
随着SoC设计集成度越来越高,功能也更加复杂,SoC芯片的调试也变得更加具有挑战性。本文提出了一种基于总线与JTAG协议的调试系统的设计方法,在不修改其它电路模块的基础上,能够有效地支持基于总线互联的SoC芯片的调试。该调试系统可以实现对各个模块的内部状态、控制寄存器以及存储器访问,对总线事务以及内部状态进行实时监控。在本文中对系统组成结构,一些关键电路的设计以及调试流程做了详细的阐述。