高速数字信号相关论文
雷达高速数字电路模块(基于VPX总线)的高速数字接口测试过程中,针对出现的高速数字信号质量不理想的问题,分析了该现象出现的原因......
该文利用Ansoft Designer和SIwave配合Cadence Allegro对TMS320C6455的DDR2电路进行信号完整性设计的流程，阐述了高速电路设计过程......
本文介绍了一种基于信号完整性计算机分析的高速数字信号PCB板的设计方法．在这种设计方法中，首先将对所有的高速数字信号建立起PCB板......
随着数字电路工作速度的不断提高,信号完整性问题已经成为制约数字电路设计成功与否的关键因素.对高速数字信号完整性分析技术和时......
主要介绍了当前高速数字信号测试中的一些处理方法，依据这些处理方法，阐述了如何在Verigy93000机台上进行高速数字集成电路器件的测......
随着数字电路工作速度的不断提高，信号完整性问题已经成为制约电路设计成功与否的关键因素。本文对高速数字信号完整性分析技术和时......
【正】 国际电联ITU-T SG15在用户接入系统上的主要研究方向为数字用户线DSL(Digital Subscriber line),尤其是本地金属线上的高速......
针对高速数字信号的发生问题,设计了一种基于FPGA时序控制和LVDS传输的数字信号源,它以FPGA作为控制核心,以并转串芯片DS92LV1023......
在某些情况下,雷达部分分系统之间的距离较远,它们之间的数据传输尤为重要。为了保证系统的安全可靠性,采用有线方式是可行的。某......
ue＊M＃’＃dkB4＃＃8＃”专利申请号:00109“7公开号:1278062申请日:00.06.23公开日:00.12.27申请人地址:（100084川C京市海淀区清华园申请人:清......
随着高速数字电路和高集成度芯片技术的飞速发展,电路中的电磁兼容问题愈来愈受到关注。组装设计中的电磁兼容问题的研究正成为研......
导通孔对超高速数字信号的影响最小化Minimizing the Effects of Vias on Very High Speed Digital Signals PCB中导通孔(Via)在高......
该文利用Ansoft Designer和SIwave配合Cadence Allegro对TMS320C6455的DDR2电路进行信号完整性设计的流程,阐述了高速电路设计过程......
随着因特网朝着高速化、宽带化的日益发展，人们对核心级路由器的处理速度、交换容量、吞吐速率等性能提出了越来越高的要求：路由器一......
<正> 【特点与性能指标】1.采用高速数字信号 DSP 处理技术,每条指令周期只有20ns,保证了 UPS 并联控制系统的控制实时性。2.适用......
信号完整性是高速电子设计技术的一个术语,就是说不管面对什么物理现象,电子设计可以使数字信号按位数工作,而不会出现问题。高速......
