论文部分内容阅读
功耗是导致片上多核处理器出现故障的重要诱因，也是片上多核处理器设计的重要制约因素．如何降低多核处理器的功耗并提高处理器能量效率，具有很大的研究意义与探索空间．文中主要从体系结构设计者的角度，并结合电路实现，研究并总结纳米级工艺下片上多核处理器的功耗建模与评估方法，及其不同构件的低功耗优化技术．通过提出创新高效的多核处理器结构级功耗评估方法及其模拟平台，提高多核结构功耗模拟的准确性与灵活性，并以此为依托，开展处理器核、片上网络、片上存储及其一致性协议的各方面优化，寻求提高多核处理器功耗有效性的微体系结构，为