论文部分内容阅读
研究了JPEG2000标准中算术编码器的硬件实现问题,提出了一种适合VLSI实现的结构,并在FPGA上对其进行了仿真验证.该设计使用Verilog语言在RTL级描述;并以Altera FLEX10K100-3为基础,在Maxplus II下完成综合及后仿真.综合得到的器件面积利用率16%,最高工作时钟31.4 MHz.分析表明,这种结构能够满足JPEG2000系统对512×512的灰度图像数据进行实时处理的要求.