自1985年Xilinx公司正式推出第一块真正意义上的现场可编程门阵列(Field Programmable Gate Array,FPGA)芯片以来,FPGA就一直作为芯片研发过程中不可或缺的一个验证环节,多年来得到了迅猛的发展。得益于现代半导体制造技术的不断进步,以互补型金属氧化物半导体(Complementary Metal Oxide Semiconductor,CMOS)技术为基础的FPGA芯片不仅集成度不断提高、运行速度不断加快、功耗不断降低,并且功能进一步强化。而作为FPGA重要功能部件的BRAM(Block Random Access Memories)模块,在FPGA中起到保存和交换数据的作用,其对整个FPGA芯片的性能会有至关重要的影响。本设计针对某国产FPGA芯片中的BRAM模块开展研究工作,完成了其中静态随机存储器(Static Random Access Memories,SRAM)的设计并提出一种针对SRAM核心单元可靠性的分析方法,同时完成了一种具有高可靠性、高速及可编程性的FIFO(First In First Out)控制模块的设计与仿真。本文主要内容为:1、简要介绍了研究背景以及FPGA的基本架构;2、分析了BRAM模块的整体架构、各组成单元的功能及其工作原理;3、完成了SRAM存储器的设计,其中着重针对SRAM核心单元的可靠性进行了深入的研究。针对不同的需求,提出了两种从不同方面衡量存储核心单元可靠性的指标和仿真方法,最终全面的验证了设计中提到的双端口SRAM核心单元的可靠性。4、提出了一种具有高可靠性、高速及可编程性的FIFO控制电路结构。在传统使用同步模块进行指针比较的FIFO控制结构的基础上,进行了优化设计:通过增加近空满示警阈值和近空满标志位的方式用以提高FIFO的可编程性,同时内部通过使用格雷码指针进行比较的结构来提高电路的可靠性,并在此基础上,提出了一种新的空满判断标准,使系统速度和逻辑利用率得到了进一步的提升。本文基于UMC 28 nm标准CMOS工艺,采用全定制设计流程方法,使用Hspice仿真软件,完成了BRAM模块的设计与仿真。仿真结果表明此BRAM模块最高时钟速度为800M,最大平均工作电流为11.9mA,能够满足高性能FPGA芯片的应用需求。