随着集成电路产业的快速发展,通过硅直通孔(Through Silicon Via,TSV)实现的三维集成电路(Three Dimensional Integrated Circuits,3D IC)技术成为了业界研究的热点。在3D IC中,布图规划(Floorplan)设计是至关重要的,一个合理的布图规划可以使芯片的面积更小、集成度更高,性能也会更好。在本文中,将会研究三维集成电路的布图规划方法,并将其应用到电路设计中。首先,分析三维集成电路设计相关问题,包括TSV技术和基于TSV的三维集成电路设计流程等,重点研究TSV结构、RLGC模型以及物理库定义等问题。其次,在现有的三维集成电路布图规划方法研究成果的基础上,借助模拟退火算法的思想,提出一种协同考虑面积、线长、温度、TSV数目以及芯片集成度的多目标优化的三维集成电路布图规划方法(Floorplan for 3D),称之为FP3D算法。接着,利用相同的MCNC基准电路进行对比实验,结果显示,与现有的布图规划方法相比,本文提出的FP3D算法能够得到更合理的布图规划结果,在面积、线长和平均温度上获得小幅的优化,同时峰值温度降低5%左右,TSV数目得到8%左右的优化,并能够得到芯片集成度15%左右的提升。最后,将本文FP3D算法应用到三维集成电路设计中,以SMIC 65nm工艺下设计为例,通过层次化设计流程划分电路模块,并实现三维集成电路布图规划设计。