时间间隔的测量技术已越来越多地运用于诸如激光测距、3D成像、地质勘探等工程技术领域,同时也在核物理、生物医学等学术科研领域得到广泛应用。时间数字转换器(Time to Digital Converter,TDC)是一种专用于时间间隔测量的电路系统。近年来各类工程和科研领域对时间间隔的精确测量需求,使得TDC的研究得到了迅速的发展。针对高精度的设计指标要求,在总结各种单一模式TDC理论模型的基础上,定量分析了状态采样型TDC的精度问题,并对几种高精度细分辨TDC的性能进行了分析比较,最终设计实现了一种基于双级DLL的三段式TDC电路。其中高段采用计数器型TDC以拓展量程,中段则采用基于状态采样的多相时钟插值型TDC,低段选取细分辨、高线性度的游标环型TDC。剩余时间提取电路作为中、低段TDC之间的桥梁,用于将中段TDC的量化误差交由低段进行处理。双级DLL通过闭环负反馈产生高稳定的时钟周期与延时差,为高、中、低各段TDC提供了稳定可靠的量化单位。其中主级DLL用于产生周期精准的时钟信号以及均匀的差分多相时钟信号,前者为高段TDC提供准确的计数周期,后者为中段TDC提供精确的分辨率。次级DLL则用于产生低段TDC所需的延时差,用于对微小误差时间的细量化分辨。本文TDC采用初、末相分别测量的方式,从而有效引入了滑尺法。若结合平均法对多次测量结果进行处理,可进一步减小检测误差。滑尺法与平均法的结合使得本文TDC的精度与线性度均达到了较好的水平。本文在TSMC 0.35μm标准CMOS工艺下,采用Cadence电路设计工具,依次完成了电路设计、前仿真、版图设计和后仿真工作,最终设计出的DLL-TDC系统的版图总面积为835μm×800μm。测试结果表明:在125MHz输入参考时钟、3.3V电源电压条件下,TDC的分辨率和量程分别可达29.8ps和1μs,相比于以往TDC有效兼顾了量程与分辨率。DNL(Differential Nonlinearity)控制在-0.3LSB~0.4LSB之间,INL(Integral Nonlinearity)为-0.5LSB~0.5LSB。得益于滑尺法与平均法相结合的策略,本文TDC单射精度为可达6ps,满足高精度计时应用所需的精确度。各个测试样片具有较好的性能一致性,证明了设计的鲁棒性。