该论文主要研究ZCZ-CDMA通信系统中基带信号处理部分的算法设计和硬件实现,同时完成了系统的算法优化、系统性能的理论分析和数值仿真,给出了数据帧长度、用户数和多径分支数等参数对系统性能的影响.基于算法/结构的协同设计方法,针对ZCZ-CDMA系统基带信号处理模块的硬件实现,提出了一个完整的设计方案和设计流程,完成了系统的初始同步算法设计和以匹配滤波器为核心的硬件实现.与常规的DS-CDMA系统相比,ZCZ-CDMA系统的解扩操作和码捕获(初始同步)更为复杂和困难.在该论文中,详细讨论了ZCZ-CDMA系统的码捕获问题,提出了一种有效的码捕获方法,称为两步搜索(TSS)方法.在两步搜索(TSS)方法的第一阶段中,先粗略地搜索一个预测性的码相位,然后在第二阶段中充分利用ZCZ序列的独特优势进行精确的码相位搜索和判决.仿真结果表明,与常规码捕获方法相比,提出的两步搜索(TSS)方法取得了非常好的性能,同时没有增加过多的硬件复杂性.为了实现20Mbps以上的信息数据传输率,ZCZ-CDMA系统需要一个工作在50MHz以上的高速匹配滤波器执行解扩操作.该论文提出了一个两级结构的匹配滤波器,在FPGA芯片上完成验证后,基于0.18μm工艺标准单元库,进行了匹配滤波器的物理版图实现.最终的版图结果表明,设计的匹配滤波器可以工作在100MHz时钟频率,在1.8V的工作电压下功耗为246mW.同时该论文还提出了一种用于直接序列扩频(DSSS)通信系统的数字匹配滤波器(DMF)新结构,通过采用系数重编码技术,与常规情况相比,系数为固定PN序列的数字匹配滤波器的面积和功耗可以减少50％左右,并且没有性能上的损失.对于变系数的数字匹配滤波器的设计同样进行了深入讨论.在该论文中,还提出了一种精简结构的匹配滤波器组,用于改进的两步搜索(ITSS)码捕获方法,使得平均捕获时间缩短了一半.与传统的匹配滤波器组相比,精简结构的匹配滤波器组在电路规模和功耗上降低了n/2倍,使得ZCZ-CDMA系统在性能和硬件规模之间取得了很好的平衡.高速低功耗的精简结构匹配滤波器组在FPGA芯片上进行了实现和验证.最后整个ZCZ-CDMA系统的基带信号处理模块在FPGA上进行了实现和验证.结果表明该论文中提出的两步搜索(TSS)码捕获算法和匹配滤波器新结构是有效的,同时证明了ZCZ-CDMA系统的可行性和有效性.