近年来,模拟电视向数字电视转换的步伐明显加快,预示着全新的数字电视时代即将来临。因此,数字电视相关技术的研究越来越受到人们的重视。数字电视信号采用MPEG-2编解码标准,因而MPEG-2解码器的设计已经成为现今一个热门的研究方向。本文主要针对MPEG-2标准算法,研究视频解码器整体电路设计与实现。在文中,对MPEG-2视频解码器的系统结构进行了优化设计,研究了实现解码器各个子模块的结构与方法,并在此基础上设计并验证了一些相关子模块电路改进的新方法。本论文关于研究MPEG-2视频解码系统的主要工作如下:1.通过研究MPEG-2视频解码器的系统结构的原理及特点,设计出了一种优化的解码器结构,支持MPEG-2标准中的MP@ML码流。该解码系统结构采用硬件描述语言Verilog进行了描述和验证。2.设计了可提取任意一套节目中视频码流的解复用模块和分析提取视频码流信息的视频解析模块,其中提出了一种新的变长码解码电路结构。3.设计了适合于MPEG-2解码器的反扫描和反量化电路,提出并实现了一种优化的IDCT电路的新结构。4.设计了适合MPEG-2的运动补偿模块。在该模块中设计了像素缓存单元模块,可简化预测单元里的半像素预测计算,可提高预测效率。