近年来,信息技术已经成为了人们日常生活中重要的组成部分,随着信息技术的发展,信息安全日显重要。安全芯片作为密码算法的重要载体,由于功耗分析以及其他新颖攻击方式的不断出现,其安全性开始受到了越来越多的关注和研究。因此,如何设计能有效抵抗功耗分析并具有整体安全性能的安全芯片,成为了亟待解决的重要问题。针对现代安全芯片面临的安全威胁和实际应用需求,本文提出了安全芯片的一种安全架构。并从芯片的安全架构,抗功耗分析技术和安全性实现三个方面对安全芯片安全防护进行了分析和研究,以期完善传统安全芯片安全设计方面的缺陷。本文的主要研究工作如下:(1)针对现代安全芯片面临的安全威胁,提出了一种APSC安全芯片的安全架构。由于现代安全芯片除了密码算法以外,还需要实现运算、存储和其他协作功能部件。因此在进行APSC安全芯片的安全架构研究时,首先需要对各个功能部件进行相应的安全机制分析,然后再基于芯片所暴露的安全问题进行整体安全架构的分析和研究。在该安全架构中,通过划分安全区域、设置访问权限以及特定的物理防护手段保证该芯片内敏感数据和功能模块的私密性和安全性。最后,还提出了APSC安全芯片的安全防御技术,该技术结合提出的安全架构不仅完善了芯片的硬件防护能力,也保证了芯片软件层面的安全性。良好的安全架构是安全芯片安全性分析的一个重要前提,也是安全技术研究与实现顺利进行的基础。(2)AES密码算法是APSC安全芯片中一个十分重要的对称密码算法。针对该密码算法在功耗分析方法中暴露的安全问题,提出了一种抗功耗分析的安全技术。该安全技术基于电路组合逻辑的物理特性和功耗特性,在进行密码算法的设计与实现时对电路结构进行改进,从而达到抗功耗分析的目的。首先分析了时序逻辑和组合逻辑的各自特性,然后根据功耗分析的基本原理对组合逻辑抗功耗分析的可行性进行了分析研究,并且还结合APSC安全芯片中的真随机数发生器对算法逻辑进行随机模糊以达到更好的防护效果。基于该安全技术的A ES密码算法实现了较好的安全防护能力,并控制了一定的功耗开销和面积开销。(3)随着SM4算法的不断推广,算法暴露出越来越多的安全问题。针对该算法严峻的安全形势,提出了一种抗功耗分析方法的安全逻辑。该安全逻辑基于AES算法的乘法掩码逻辑,并根据SM4算法的结构特点进行了分析和改进,然后针对该掩码逻辑不能抗0值攻击的安全缺陷,在该安全逻辑中添置了一个辅助分支逻辑。该分支逻辑基于功耗平衡原理,利用算法的密钥扩展模块对为0值的中间结果进行一次辅助运算从而降低0值攻击时的功耗相关性。最后基于查找表的方式设计实现了有限域模逆运算,该实现方式可以较大程度的提高有限域S盒的运算效率,并且还有效控制了运算逻辑的硬件复杂度。仿真实验表明,添加了该安全逻辑的SM4密码算法具有较好的抗功耗分析能力。(4)安全芯片因为其特殊的功能和作用,在进行安全分析时需要全面考虑其硬件安全和软件安全。因此,根据APSC安全芯片的安全架构和面临的安全威胁,提出了 APSC安全芯片芯片级的安全实现。首先基于APSC安全芯片的真随机数发生器和硬件安全手段,分析研究了 APSC安全芯片中如何通过物理防护手段实现芯片的硬件安全。该部分的安全实现以APSC安全架构为基础,针对现有的安全问题提出了相应的解决方案。然后对APSC原型芯片进行实现分析,细化传统安全芯片设计流程中的不足,改进流程效率。基于前面提出的安全架构和安全防御技术,APSC安全芯片结合硬件安全手段给芯片内部的私密信息提供了运算,存储和传输过程中的安全保障。