随着集成电路制造工艺的发展，芯片的集成度越来越高，近年来蓬勃发展的系统芯片SoC（System on Chip）能够在一块芯片上集成更多的功能，然而芯片的功耗也越来越大，功耗问题成为芯片设计的瓶颈。因此，低功耗设计已逐渐成为SoC设计中重要的研究方向。本文重点围绕SoC低功耗展开研究与设计，并设计实现了能够动态配置SoC芯片时钟频率的低功耗管理模块。本文首先阐述了课题的研究背景，低功耗技术研究的现状；然后针对CMOS电路动态功耗模型进行了分析研究，分别综述了系统级、体系结构级、寄存器传输级、门级和电路级低功耗设计方法，最后重点对门控时钟技术进行了研究与分析，并运用EDA工具在波控SoC中对其中的模块插入了门控电路。其次，开发了动态配置SoC芯片时钟频率的低功耗管理策略，在硬件上完成了时钟与功耗管理模块（PMC）的设计，并且改进设计了无毛刺时钟源切换电路，该电路能够很好的消除毛刺，提高时钟源的质量。在软件控制中，从CPU和外围模块两个方面进行分析，定义了系统功耗状态转换条件、状态之间的转换过程，详实的阐述芯片内部模块功耗管理方案及其实现方法。最后采用Power Complier软件，通过门级功耗仿真，对芯片的不同工作状态进行了仿真。在NORMAL模式60MHz工作频率下，功耗为372.5mW；在SLOW模式5MHz工作频率下，功耗为62.3mW；在SLEEP模式下，功耗仅为0.124mW。结果表明动态配置SoC芯片时钟频率的低功耗管理策略取得了较好的效果，能够有效地降低芯片的功耗。