自适应滤波器由于能跟踪未知信号特性并自动调整到最佳的滤波效果被广泛应用于诸多领域,如信号预测分解、噪声消除、音视频处理等。针对自适应滤波器实时性和运算速度等要求,FPGA和DSP成为自适应滤波器硬件实现的主流平台,本文基于EP4CE15F17C8的FPGA平台,实现了针对工频干扰滤除的自适应陷波器设计。基于FPGA自适应滤波器的研究内容可分为两方面:一是易于FPGA实现的算法创新优化,二是基于FPGA、兼顾算法和硬件资源的工程实现。具体工作如下:1,在自适应滤波器的相关理论基础上,对自适应滤波算法（RLS算法、LMS算法）进行了深度研究,发现RLS算法的收敛速度优于LMS算法,但算法结构复杂、运算量大,采用FPGA实现有一定难度,而LMS算法易于FPGA实现。本文研究的重点在于,针对LMS算法收敛速度与稳态误差的矛盾问题,通过优化达到与RLS算法同等性能。同时以乘法运算资源分析为基石,分析数值性能与设计成本的平衡性,确定选用定点数作为FPGA设计的数据格式。2,通过对现有变步长（VSS）LMS算法的研究分析,利用方差模型和文献[30]的动量项将LMS算法中的步长因子μ修正为两种新步长参数模型,在步长和误差信号之间通过平移、取反和翻转等操作建立符合步长因子先增大后减少的步长调整准则的非线性关系,提出了立方差LMS算法（CDLMS算法）和平方差LMS算法（SRLMS算法）。实验结果表明,本文提出的CDLMS算法和SRLMS算法,与LMS算法和NLMS算法相比,其初期收敛速度分别提高了5～6倍和2～3倍,且能克服文献[23]波形峰值失真问题,滤波效果更佳。3,验证SRLMS自适应滤波器FPGA实现的可行性和准确性。将SRLMS自适应滤波器采用层次化、模块复用等设计方式,通过改写SRLMS算法使其更加符合FPGA设计原则以便降低设计复杂度,采用加法树的设计方式插入寄存器降低延时提高运算速度。实验结果表明,该设计方法能有效恢复目标信号,并与期望结果一致。4,以滤除工频干扰的自适应陷波器为具体应用案例,基于符号LMS算法自行设计了有符号数阵列乘法器,在有限硬件资源的条件下实现了同等滤波效果。实测数据表明,硬件平台能有效恢复目标信号,与目前流行的自适应陷波器对比,所需乘法器资源减少7%的占用。