随着成像雷达技术的飞速发展,各行业领域对成像雷达处理机的要求也越来越高。首先,对雷达回波的采集要求更高的采样率和分辨率,同时还要实现对采集到的回波数据进行实时储存以便于后期分析和成像算法验证。其次,要求成像雷达处理机系统有更高的集成度和更轻的重量,在某些领域中便携式也是系统很重要的一个需求。此外,为了在提高成像雷达处理机的研发效率的同时降低时间和经济成本,系统需要按照雷达时序来模拟产生雷达回波。所以,研制满足上述对成像雷达系统需求的高分辨成像雷达模拟器是一个极具研究价值的课题。基于上述对成像雷达系统的需求,本文设计并实现了一款高分辨成像雷达模拟器。高分辨成像雷达模拟器实现的主要功能是模拟产生高分辨率的雷达回波和采集并实时储存雷达回波数据,多种功能并行运行。模拟器系统由模拟器板卡和主机构成,主机作为系统中的显控和储存平台,FPGA芯片是板卡上最重要的控制核心,板卡和主机之间数据和控制信号的传输通过PCIe接口实现。板卡上ADC芯片采集到的雷达回波数据传输到主机并储存在硬盘中,可在主机上进行成像算法验证和研究。主机上的回放数据传输到板卡后,FPGA控制DAC芯片进行回放,用于模拟雷达回波。采集和回放都是以雷达时序作为触发信号进行的,雷达时序参数可通过上位机进行配置。本文从雷达原理、模数转换、数模转换和PCIe接口等基础理论出发,结合系统性能指标要求,提出系统设计方案。将整个系统的设计分为硬件设计和逻辑代码设计两个部分。其中硬件设计部分按照功能将板卡分为采集、回放、时钟、PCIe、DDR4和电源六大模块,根据系统性能指标进行芯片选型和原理图设计,结合信号完整性分析理论和PCB的分层、布局和布线技术要求完成电路板PCB设计。逻辑代码部分的主要内容是各功能模块的FPGA代码设计,其中有寄存器参数设计和配置、AD/DA高速数据接口参数设计、DDR4缓存逻辑和PCIe接口逻辑等。然后根据性能指标要求,对系统的功能和性能进行全面的测试,分析测试结果,保证设计的完整性和可靠性。在本文的最后,对整个设计进行总结,为系统的升级和维护提出改进方案。