论文部分内容阅读
随着数字化、网络化以及大数据的推广，存储测试也朝着大容量、多通道、多接口形式以及分布式的方向发展。为此本课题设计了基于闪存阵列的数据汇集系统，并提出系统设计方案。系统包含两部分，分别是负责存储的NAND FLASH阵列和对多路数据进行接收、编帧和发送的系统。NAND FLASH阵列的规模为4×4，采用位扩展技术进行构建；采用DMA技术和分时加载的方式可以将其存储速度提高到64MB/S，同时针对FLASH的无效块管理问题，选择了控制逻辑易实现的全相关的管理方法。在此基础之上，介绍了采用SOPC技术实现的存储阵列的内部框图以及对系统的控制的软件流程图。数据汇集系统则主要由数据接收模块，数据缓存FIFO，FIFO读写控制单元，编帧单元，长线传输单元组成。数据接收模块完成多通道、多接口形式数据的接收，在FIFO读写控制单元的控制下，FIFO将数据进行缓存；编帧单元则是将缓存的数据有序地、准确地取出，并对这些数据进行编帧处理，提高数据接收的可靠性；编帧后的数据通过长线传输单元以LVDS的形式传输至存储阵列，数据传输速度可达300Mbps。本课题利用VHDL对各个模块进行设计，综合后通过Modelsim对其仿真，从仿真结果来看，各模块实现了相应的功能，满足系统的要求。最后用上位机对系统进行了连调测试，将其通过数据分析，证明系统的达到了指标要求，数据没有丢失，验证了系统的可行性。