随着集成电路工艺特征尺寸不断减小,逐渐趋向于1nm,量子效应开始影响电子的正常运动,器件面临失效。新兴技术被提出代替传统的互补金属氧化物半导体(Complementary Metal Oxide Semiconductor,CMOS);其中纳米技术作为有力的候选替代方案大多以择多逻辑(Majority Logic,ML)为主的。一方面,金融领域和商业领域的发展不仅要求高精度,而且要求高性能,现有的十进制算术运算单元设计面临挑战;另一方面,算术运算单元的功耗已成为制约集成电路发展的主要因素,将纳米技术和低功耗技术近似计算相结合无疑会降低功耗以及减小延时。因此,本文基于择多逻辑分别针对金融领域和容错领域从高精度十进制算术运算单元和低功耗近似算术运算单元两个方面进行研究。针对高精度十进制算术运算单元,本文根据择多逻辑的特性提出了一种十进制加法器的设计方法,该方法采用进位前缀结构,重新定义了修正模块中十进制进位输出的计算方法,使得多位十进制加法器中的二进制结果能够并行生成,从而缩短了关键路径,减少了延时。基于所提出的设计方法,本文根据不同的二进制加法器设计了不同的十进制加法器,不仅从理论上对比分析了其面积复杂度和时间复杂度,而且通过QCADesigner工具从仿真实验上验证了设计的可行性和一般优越性。针对容错算术运算单元,本文基于择多逻辑提出了近似加法器和近似乘法器。就加法器而言,本文提出了1位近似全加器,基于1位近似全加器和真值表裁剪的方法提出了2位近似加法器并择取性能较优的设计级联构成多位近似全加器。就乘法器而言,本文提出了完整的近似设计方案,包括部分积生成,补偿位,近似压缩器以及压缩电路。其中,本文通过定义影响因子,分析其性质,根据乘法器的规模评估了补偿位对误差的影响以合理引入补偿位。通过与现有的设计对比,所提出的设计延时更短,硬件指标更低;并为了验证所提出的近似算术运算单元的可靠性,本文将近似设计应用于图像处理中,结果表明设计在可容错计算领域具有较高的应用价值。