随着人工智能、图像识别等新兴领域的快速发展以及智能电子设备的普遍应用,电子设备所需要处理的庞大数据量对于传统冯·诺依曼计算结构带来了更大的挑战。传统冯·诺依曼的电路结构由于存储器单元与处理器单元的分离,导致电路在数据处理过程中多次存取计算数据产生“内存墙”和“功耗墙”的问题,为了解决这一问题“存内计算”应运而生。通过在存储器中实现数据的并行多行处理,从而提高数据的处理速度、降低运算所产生的功耗。阻变式存储器（Resistive Random Access Memory,RRAM）由于其存储数据的非易失性以及器件的“三明治”结构—阻变材料由上下两个电极包裹,为存内计算架构提供了更多的可能。基于上述背景本文提出了一种4T3R-RRAM存储器单元主要工作如下:首先,本文对4T3R-RRAM存储结构的四种输入数据（00、01、10、11）完成数据的写入、运算、输出全过程的仿真验证。其次,由于实际制备工艺中电化学工艺的随机性导致阻变式存储器的阻值也是随机的,阻变式存储器的高低阻态并不是一个确定的阻值,其阻值整体是符合正态分布的范围值,由于不同阻变材料具有不同的阻变特性及阻变范围,当高阻态与低阻态的阻值裕度过小时,会造成阻态交叉从而使逻辑运算输出结果错误,因此本结构通过仿真验证AND、OR逻辑运算高低阻之间的裕度,确定本结构可以避免由于阻态交叉所造成的逻辑运算错误。第三,本结构的核心思想是通过下拉电阻控制晶体管的关断完成数据的运算,本文通过在不同下拉电阻下仿真测试数据存储单元的阻态变化而分析下拉电阻的下拉能力对阻变式存储器的影响并确定下拉电阻的最低阻值要求。第四,通过对比多种RRAM存内计算单元结构的逻辑运算步骤可以看出本结构在异或运算中可以需要更少的运算步骤。第五,在保证其逻辑功能正确的前提下在不同工艺脚、不同温度下对本单元结构的功耗进行仿真分析并找出功耗的影响因素提出降低功耗的设计思想。最后对本结构的逻辑运算进行1000次蒙特卡洛仿真分析其运算成功率,并分析影响各个逻辑运算成功率的影响因素。