当前主流的冯?诺伊曼处理架构依赖总线进行处理器和存储器之间的通讯,计算机技术的发展对存储器的速度、读写耐久性、集成度、能耗以及总容量不断提出更高的要求。存算一体计算架构将逻辑运算嵌入存储器中,可显著提升处理器和存储器之间的数据吞吐效率,有望解决传统总线架构在应对数据密集型应用时面临的“内存墙”性能瓶颈。新型非易失性存储器（NVM）具有集成度高、访问速度快、功耗低和无限读写次数等优点,较传统易失性存储器（如SRAM,DRAM等）更适用于存算一体方案。自旋转移力矩磁随机存储器（STT-MRAM）是具有广阔产业化前景的新型NVM之一。近年来,基于STT-MRAM的存算一体方案设计已成为研究热点,但该方案在运算速度、读写可靠性等方面还面临着挑战。本文基于2T-1MTJ的STT-MRAM单元结构,提出了一种可工作在常规MRAM存储和位逻辑运算模式下的存算一体处理（STT-PIM）架构,主要研究内容包括:（1）将表征MTJ器件特性的紧凑模型与中芯国际40 nm工艺库结合进行MTJ/CMOS混合性能仿真,对比了1T-1MTJ、2T-1MTJ、以及2T-2MTJ三种常见单元结构的写入特性,仿真结果表明2T-1MTJ单元结构在面积、写入功耗及写可靠性方面更具优势。（2）本文基于2T-1MTJ单元结构提出了集成位布尔逻辑运算功能的全加器模块,该全加器可在并行逻辑运算和串行逻辑运算两种模式下工作。对比了基于上述三种单元结构的PIM架构,通过对其操作裕度、时序长度、硬件资源等性能的分析发现,本文提出的STT-PIM架构具有可配置、高密度、低功耗等优势。（3）基于上述全加器模块搭建了容量为64 Kb的STT-PIM架构数模混合仿真平台,并通过MTJ/CMOS混合仿真对提出的模块进行了功能验证。结果表明,该架构可在单个读取周期内实现快速并行逻辑运算,即在100 MHz时钟频率下,该方案执行一组读写操作、并行位逻辑运算的时间均为3个周期。