对大量分辨率不断提高的图像进行实时处理,给系统的存储容量以及传输带宽带来极大的挑战。在图像压缩的国际标准中,JPEG-LS具有无损压缩和近无损压缩两种功能,其中无损压缩在医学影像、生物特征、卫星遥感等领域具有重要的应用价值。虽然目前基于软件的压缩已有很多非常成熟的解决方案,但是普遍存在占用中央处理器资源过多、功耗较大以及处理速度已不能与接口速度相匹配等问题,JPEG-LS无损压缩算法的硬件设计与实现成为解决此问题的关键。本文研究JPEG-LS无损压缩算法的FPGA实现具有工程价值。传统的基于FPGA实现的JPEG-LS编码器存在时钟频率低、吞吐率小等问题,本文设计了一种改进的JPEG-LS编码器。整个JPEG-LS编码器的硬件设计包括上下文建模模块、正常编码模块、游程编码模块以及输出模块。对上下文因果模板的构建过程进行优化,一方面利用上一个已编码像素因果模板对本次待编码像素因果模板的构建过程进行优化,另一方面在上下文参数更新过程中完成下一个待编码像素因果模板的构建;利用二分查找法对Golomb编码参数k的计算过程进行优化。本文所设计的JPEG-LS编码器通过Modelsim功能仿真,并基于Xilinx FPGA实现。实验结果表明,本文所设计的JPEG-LS编码器消耗1521 Registers和3373 LUTs,能够实现对灰度图像的无损压缩,最大时钟频率达到115.1MHz,吞吐率为36.8Mbps,压缩比为1.9:1,达到了预期设计指标。