随着集成电路制造工艺的迅速发展和设计水平的飞速提高,出现了系统芯片SOC,并逐渐发展成为当今的一种主流技术。同时集成电路的测试变得越来越复杂,成为了SOC设计的一个主要“瓶颈”。因此,对SOC特别是其内部的IP核进行有效的测试以及SOC的测试结构优化成为了当前有待研究解决的问题。　　SOC的一种通用测试结构包括了核测试包封(CTW)和测试访问机制(TAM)。本文对基于IEEE P1500环的测试包封和基于测试总线的测试访问机制做了研究,包括它们的结构、功能和优化,并给出了SOC测试优化的四层模型。假定平铺型SOC的测试结构优化研究并不符合实际SOC的要求,因为复用技术的广泛使用,实际的SOC大多都是层次型的。本文研究了层次型SOC的多级TAM测试结构,重点研究了层次型IP核的分类以及层次型SOC的两类设计模型,并分类建立了层次型SOC的测试结构优化模型。　　本文引入了黑盒的思想模糊掉层次型子核与单核的PW问题处理,将平铺型SOC测试结构优化和层次型SOC测试结构优化统一在了一个测试框架之下。从宏观看,该测试框架忽视黑盒内的结构变化,简化了多级TAM优化;从微观上看,对于黑盒内不同的IP子核细致处理,逐级向下伸展,最终达到了多级TAM优化的目的。在对层次型SOC测试结构研究的基础上,本文将量子计算应用到SOC测试结构优化中,并基于搜索算法的一个特性假设建立了解决PPAW的启发式流程,大大节省了CPU的计算时间。在模型建立过程中,由于IP核可以分配到多条测试访问机制上,而量子进化算法存在多进制编码上的不足,因此论文对算法进行了改进,使其可以解决多进制编码问题。　　为了验证算法模型,文章以ITC’02 Test Benchmark中三个层次型SOC为实验对象,进行仿真实验。将实验结果与其它算法相比较,该算法获得了较短的测试时间。