近年来,伴随着集成电路设计与制造的技术的飞速发展,芯片的特征尺寸急剧减小,单位面积内所能容纳的晶体管数量也迅速增多,但同时这也使得电路系统在工作过程中发生故障的概率有所升高,尤其在深空探测、航空航天及国防军事等应用领域的关键系统中,恶劣复杂的物理环境要求电路系统必须拥有一定的容错能力。可重构硬件由于功能灵活多变的特点,已经得到了越来越广泛的应用,设计能够自主容错的可重构硬件具有重要的实用价值和研究意义。本文设计了一种可重构阵列,对其容错方法进行了研究,所做的主要研究工作如下:(1)设计了一种具有容错能力的粗粒度可重构阵列,它以片上网络路由器为互连单元,从而提高了单元互连的灵活性;以一种精简指令集处理器为计算单元,它包含算术逻辑运算单元及乘累加运算单元两个计算内核,具有较强的运算能力,适用于数字信号处理等乘累加运算较为密集的应用领域。容错可重构阵列可分为传输层与细胞层两个主要部分,其中片上网络构成传输层,处理单元组成细胞层。(2)在传输层中,对于端口之间的互连线,采用三模冗余、扩展海明码和检错重传机制这三种容错方法应对瞬态故障。其中三模冗余主要用于实现对数据流控制和链路状态信号的加固;扩展海明码能够对端口之间所传数据中的单个数据位故障进行纠正,对两位数据故障进行报错;检错重传机制则用于实现对双数据位故障的纠正,以降低数据传输的误码率。针对永久故障,采用自适应路由和连线内建自测试与自修复的方法进行解决。在细胞层中,对于单元失效的问题,模仿生物体胚胎细胞的分化机制,在系统初始化阶段,通过给每个细胞分配不同的配置信息,将阵列分化为不同的形式,使用正常空闲细胞代替失效细胞完成相应的运算,从而保证系统仍然可以实现原有的运算功能。(3)将一个19阶的音频FIR带通滤波器映射到所设计的3×3容错可重构阵列上,对其基本运算功能和容错机制的可行性及有效性进行了验证。