论文部分内容阅读
随着成像系统的不断发展，特别是焦平面阵列的要求不断提高，大规模、低噪声读出电路越来越重要，怎样提高读出电路的性能迫在眉睫。本文研究分析了大规模、低噪声和高性能读出电路的设计技术。文章的内容主要包括：当前读出电路的发展状况以及衡量读出电路性能的主要参数；读出电路的主要噪声源以及几种主流的抑制读出电路噪声的技术；MOS管在低温环境下（77K）的特性分析；MOS管的低温器件模型研究；读出电路的结构优化等。通过上述研究，基于相关双采样（CDS）技术，提出了一种改进的电容跨导放大器（CTIA）结构的Si-CMOS读出电路，详细介绍了电路结构及工作过程。基于CSMC0.6umDPDMCMOS工艺的Bsim3V3模型，采用Hspice对电路进行了仿真验证，在5V工作电源、1MHz带宽下，电路输出噪声电压仅为8.4nVrms，完成了电路的版图设计，其芯片面积为8920um×1480um。