随着半导体技术的高速发展,嵌入式存储器在SoC(System on Chip,片上系统)中所占的面积比重越来越大,这种发展趋势在今后将愈发明显。在这种情况下,对SoC中的嵌入式存储器进行高效和准确的测试成为SoC产业继续向前发展的迫切需求。　　本文以IEEE1500测试标准为基础,对SoC中嵌入式存储器内核的内建自测试进行研究。文中重点研究了基于IEEE1500标准的IP(Intellectual Property,知识产权)核测试Wrapper,对测试Wrapper的各个组成部分进行详细的研究和讨论,同时根据设计的实际需求对Wrapper的各个组成部分进行了优化设计。文章对MBIST(Memory Built-in Self-test,存储器内建自测试)控制器进行了深入的研究,为了达到测试ROM内核的目的,本文将MISR(Multi-Input Signature Register,多输入线性反馈移位寄器)合理地嵌入到MBIST控制器中,所以本文中的MBIST控制器可以分别测试SRAM和ROM两种嵌入式存储器内核,这样做即提高了测试效率,同时也大大减少了测试的硬件开销。　　本文的创新性点是:其一,设计了基于IEEE1500标准,且同时兼容SRAM和ROM核测试的MBIST系统;其二,设计了March算法测试指令自动生成系统和ROM数据特征值自动生成系统;其三,为MBIST系统添加了Avalon系统接口,搭建了基于NIOS II软核的SOPC(System-on-a-Programmable-Chip,可编程片上系统)硬件测试平台。