随着集成电路的日趋复杂,其供应链也不断细化并呈现出全球化趋势。当前,我国的芯片制造技术与国外先进工艺水平还存在着不容小觑的差距,即使是自主设计的芯片,也大多需要交付海外代工厂进行加工生产。在此过程中,攻击者可能在原始设计中插入硬件木马,进而在特定的触发条件下扰乱目标芯片的正常工作。此外,非法代工厂也可能在此过程中对芯片实施克隆,将不符合规格要求或可靠性较差的仿制伪造芯片流入市场。仿制伪造芯片以极低的代价窃取知识产权,以高端的品牌售卖低质量芯片,将损害电路系统的耐用性与可信性,极大地阻碍行业创新。本文从我国自主设计的芯片所面临的安全问题出发,分别从硬件木马与仿制伪造两大威胁入手,具体完成了以下研究工作与贡献:（1）针对新兴的A2硬件木马隐蔽性强、危害性大、难以检测的安全威胁问题,提出了一种内建加速结构与两种检测方法。该内建加速结构由多功能控制器与复合型环形振荡器共同构成,插入到原始设计的门级网表中以增强可疑线网的翻转频率。两种基于逻辑测试的检测方法分别取名为降频分时检测法（TDMS）与兼容固定故障扫描测试检测法（SFTC）。其中TDMS是一种类似于在线测试的检测方法,可以在运行真实程序的同时加速激活A2木马。而SFTC是一种基于扫描模式的检测方法,可以与传统的固定故障扫描测试同时进行。实验结果表明,基于内建加速结构的TDMS和SFTC检测方法均能快速有效检测出被测电路中隐匿潜伏的A2木马。与传统基于在线监视的被动防御结构相比,本文的方法占用面积更小、功耗开销更低、监测覆盖线网更广、可扩展性更强。（2）针对用于认证仿制伪造芯片的可配置环形振荡器型物理不可克隆函数（Ring Oscillator physically unclonable function,RO-PUF）面积开销大、适用平台单一的问题,提出了四种只由两个普通逻辑门构成的延时可配置单元,并以此为基础设计了一种混合型可配置RO-PUF（HCRO-PUF）。在50块FPGA上的统计实验表明,HCRO-PUF具有令人满意的均匀性和唯一性。在5℃～70℃（26℃为基准温度）与1.16V～1.24V（1.20V为基准电压）的测量环境下,HCRO-PUF的输出响应表现出较高的可靠性。经理论建模与攻击实验证明,HCRO-PUF的模型复杂度与同等可配置级数的仲裁器PUF相似,在面对基于机器学习的建模攻击时具有相同的安全性。（3）针对可配置RO-PUF统计特性有待改善、抗建模攻击能力较弱的问题,分别提出了一种使用两个激励生成一位响应的两级自校准测量法与一种动态量化的PUF设计思想。将该思想具体实施于HCRO-PUF,设计了一种无需任何外部信号控制的自给式动态互补量化函数（SDCQ）。同时,为消除测量噪声对该量化过程的影响,设计了一种最少错误评估算法与最低罚分评估算法。实验结果表明,所有改进的面积开销与功耗开销合理。在50块FPGA上的统计实验表明,两级自校准测量法对HCRO-PUF的均匀性、唯一性和可靠性均具有一定的提升。基于传统深度神经网络与进化策略的攻击实验表明:未采用动态量化设计的PUF能被轻而易举的攻破,而采用SDCQ作为量化函数的PUF（SDCQ-PUF）,无论将多少CRP用于训练,最终都无法攻破。（4）针对SDCQ-PUF能被量身定制的攻击方式所攻破的问题,总结出一个基于混淆技术的安全PUF模型。以该模型中的响应混淆为重心,提出了一种受PUF自身固有特性所控制的待定重排序混淆法。为减轻测量噪声对认证者评判决策的影响,设计了一种基于罚分机制的响应评估算法。为进一步增强PUF安全性,针对PUF的激励提出了一种半控式待定混淆法,使攻击者无法单方面控制或完全确定PUF实际被施加的激励。最后,将上述混淆技术与HCRO-PUF相结合,设计出一个待定重排序安全PUF（NDPR-PUF）。仿真数据和FPGA实测数据的统计结果均表明,NDPR-PUF具有良好的统计特性。在面对深度神经网络以及各种量身定制的进化策略的攻击下,NDPR-PUF均无法被准确的建模预测。通过与其他混淆方案进行全面对比,发现NDPR-PUF能够以适中的硬件开销、最小的可靠性损失为代价获取最高的安全性保障。