忆阻器具有工艺尺寸小、集成度高,可扩展性好等优点,在存储、逻辑运算和模拟信号处理等方面有巨大的应用潜力,有望取代晶体管,引起技术变革。忆阻器主要包括双极开关(BRS)和互补阻性开关(CRS)。由CRS构建的crossabar能有效避免BRS中的漏电流问题,且适用于大规模集成,具有广阔的应用前景。忆阻器在逻辑设计方面,已经有不少的研究成果,如提出了实质蕴涵(IMP)系列,忆阻器比值逻辑(MRL)系列等方面的应用。在存储器上实现逻辑运算为智能型存储的研究拓展了新的思路,也为突破经典冯诺依曼计算机结构提供有益的启示。为进一步降低集成电路面积,丰富基于忆阻器的逻辑设计。本文提出基于CRS crossbar单元的一位比较器和一位半加器设计。首先,在单个CRS的有限状态机(FSM)基础上,本文分别总结输出、输入和状态之间的关系。通过输入,输出,和状态的关系,本文在单个CRS上用7个时序周期设计实现了一位比较器,使其三个逻辑功能均在同一个CRS单元上通过时序方式实现。其次,对于双层CRS crossbar单元,本文分析其FSM,总结输入、状态和输出之间对应的关系,并在5个时序周期内设计实现了一位半加器。通过SPICE进行仿真,实验验证了所设计的一位比较器和一位半加器功能的正确性。通过Design Compiler综合分析,基于CRS的一位比较器和一位半加器相对45 nm工艺的CMOS技术,其面积要缩小三个数量级。基于CRS的一位比较器和一位半加器,在芯片面积和集成密度上取得较大收益的同时丰富了基于CRS crossbar阵列的逻辑设计,给基于CRS crossbar单元的复杂电路设计提供了可能。