【摘 要】
：
SHEPWM调制方法在指定频率上消除谐波,通常设定将低频段次的谐波消除到零.但是,SHEPWM调制方法的使用会在非指定谐波消除区域出现较大幅度谐波.针对这一缺点,文章使用了一种优化型LCL滤波器.在传统LCL滤波器滤波电容支路上并联谐振LC支路,滤除了SHEPWM调制固有的大幅度谐波,弥补了SHEPWM调制的这一固有缺陷.
【机 构】
：
江苏省锡山中等专业学校,江苏无锡214191
论文部分内容阅读
SHEPWM调制方法在指定频率上消除谐波,通常设定将低频段次的谐波消除到零.但是,SHEPWM调制方法的使用会在非指定谐波消除区域出现较大幅度谐波.针对这一缺点,文章使用了一种优化型LCL滤波器.在传统LCL滤波器滤波电容支路上并联谐振LC支路,滤除了SHEPWM调制固有的大幅度谐波,弥补了SHEPWM调制的这一固有缺陷.
其他文献
基于0.18 μm BCD工艺,提出了一种外部可调、带限流的折返式LDO过流保护电路.该电路同时具有限流和折返功能.限流部分通过电流镜构成的环路箝位最大输出电流,折返部分通过误差放大器构成的负反馈环路产生与输出电压成比例的电流折返输出电流.与传统过流限结构相比,新结构可降低功耗,保护功率管不被烧毁;与传统折返式结构相比,新结构可通过调节外部电阻方便地调节过流限与折返点电压,避免了稳压器的闩锁现象.在1.2V典型输出下,LDO电路的仿真验证结果表明,在调节四组不同的外部电阻值条件下,过流限范围为215～35
采用国产40 nm CMOS工艺,设计了一种用于5G通信的28 GHz双模功率放大器.功率级采用大尺寸晶体管,获得了高饱和输出功率.采用无中心抽头变压器,消除了大尺寸晶体管带来的共模振荡问题.在共源共栅结构的共栅管栅端加入大电阻,提高了共源共栅结构的高频稳定性.采用共栅短接技术,解决了大电阻引起的差模增益恶化问题.在级间匹配网络中采用变容管调节,实现了双模式工作,分别获得了高功率增益和高带宽.电路后仿真结果表明,在高增益模式下,该双模功率放大器获得了20.8 dBm的饱和输出功率、24.5％的功率附加效率
基于0.35μm CMOS工艺,设计了一种高精度基准电压源电路.采用全MOS管实现电路,避免使用大电阻以减小芯片面积.采用新型可变电阻方法,实现了精确补偿.采用两级式基准电压源,提高了电源抑制比.使用Cadence Virtuoso对该基准电压源进行仿真.结果 表明,当温度范围为-40℃～125℃时,基准电压为1.146 V,温度系数为1.025×10-5℃-1.在27℃时,静态电流为6.57 μA,PSRR分别为--96.64 dB@100 Hz、-93.94 dB@10 kHz.电源电压在2.9～5
基于0.18μm SiGe BiCMOS工艺,设计实现了一种低相噪宽带锁相环型频率合成器电路,分析了锁相环型频率合成器中优化相噪和拓宽工作频率的途径和方法.提出了一种低输出噪声参考缓冲电路和高速Delta-sigma调制器结构,改进了MOS管结构的电荷泵电路,采用÷2/3级联可编程分频器结构,实现了宽工作频带.流片测试结果表明,归一化底板相位噪声达到-232.2 dBc/Hz,工作频率可覆盖1～20 GHz.
基于0.4μm标准BCD工艺,设计了一种带有软关断和欠压保护的IGBT去饱和过流检测电路(DESAT).采用Cadence软件设计并搭建电路,在Hspice软件中进行仿真调试.结果 表明,在开始一段时间,欠压锁定电路(UVLO)输出低电平,强制使器件处于关断状态;当UVLO输出高电平之后,DESAT被激活并开始检测集电极电压,一旦检测到集电极电压超过预设6.5V阈值电压,便对器件执行软关断动作,软关断的持续时间为10 μs.该检测电路实现了UVLO和DESAT对IGBT的协同保护.
为了处理宽动态范围的激光脉冲回波信号,设计了一种带有自适应增益控制技术的模拟前端.通过分段调节跨阻放大器的跨阻增益,实现了在1 μA～1 mA范围内输入电流与输出电压近似线性的关系.提出了自触发使能方法,可以在没有外部清零信号的情况下连续接收回波信号.提出了一种新型差分移位时刻鉴别电路,能有效减小行走误差.电路采用0.11 μm CMOS工艺设计,后仿真结果表明,--3 dB带宽为530 MHz,最大跨阻增益为103 dBΩ,等效输入噪声电流谱密度为6.47 pA·Hz-1/2@350 MHz,输入动态范
基于65 nm CMOS工艺,设计了一种25 Gbit/s带有一个无限冲激响应抽头的自适应判决反馈均衡器.该均衡器中关键路径采用堆叠式选择器和锁存器组成的半速率预测式结构,以减小环路反馈延时.自适应模块采用改进的最小均方算法,以改善抽头系数的收敛性.输出缓冲采用改进的fT倍增结构,以提升带宽并具有预加重功能.仿真结果表明,当信号速率为25 Gbit/s时,该均衡器能够自适应地实现最高20 dB衰减量的补偿,输出抖动小于10 ps.1.2V电源供电时,整体电路在不同工艺角下的平均功耗约为120.5 mW.
随着物联网的快速发展,智能终端设备在硬件资源和供电上受到较强限制,迫切需要低功耗的新型运算单元.针对运算单元功耗高的问题,提出了一种基于近似压缩器的低功耗近似乘法器,用于图像处理、深度学习等可容错应用领域.实验结果表明,相比于现有近似乘法器,该近似乘法器降低了30.70％的功耗和26.50％的延迟,节省了30.23 ％的芯片面积,在功耗延迟积(PDP)和能量延迟积(EDP)方面均优化了43％以上.在计算精度方面同样具有一定优势.最后,在图像滤波应用中验证了该近似乘法器的有效性.
基于130 nm RF CMOS工艺,设计了一种适用于K波段的高增益低噪声折叠式下变频混频器.采用折叠式双平衡电路结构,混频器的跨导级和开关级可以在不同的偏置条件下工作,为优化两级的噪声提供了极大的自由度.采用电流复用技术,混频器的转换增益和噪声系数得以显著改善.后仿真结果表明,该混频器在本振功率为-3 dBm时,实现了27.8 dB的转换增益和7.36 dB的噪声系数.在射频信号为24 GHz处的输入1 dB压缩点P1dB为--18.8 dBm,本振端口对射频端口的隔离度大于60.2 dB.该电路工作于
为了解决高阶线性FIR滤波器占用查找表资源过多的问题,提出了一种采用对称查找表的分布式结构.利用线性FIR滤波器系数对称的特点,设计了深度更小的对称查找表.采用时分复用技术和流水线技术,有效节约了查找表资源,提高了FIR滤波器的运行频率.在Xilinx XC5VLX110T FPGA芯片上,实现了1023阶的基于对称查找表的FIR滤波器.结果 表明,相比于分段查找表结构,对称查找表结构的FIR滤波器节约了48％的Block Rom资源,提升了15％的最高时钟频率.