论文部分内容阅读
基于FPGA和ARM核处理器的通讯终端与外围设备的硬件接口以S3C4510B为控制核心.终通讯端采用PCM、ARM-DSP、OLED及KEY模块逻辑电路设计,并用ALTERA 1K30扩展和简化S3C4510B外设接口电路及与PCM编码器的接口电路.通过1K30的内部逻辑电路提供控制信号、键盘行列扫描信号、PCM语音编码的时钟信号和各数据交换通道,完成语音数据的串并转换功能.