55nm SONOS闪存单元的1/f噪声特性研究

来源 :微电子学 | 被引量 : 0次 | 上传用户：limihu93

【摘要】

：

基于 55 nm ULP CMOS工艺来制备 SONOS闪存单元,并通过 1/f噪声测试等方式对测试单元的器件特性进行表征.基于 1/f噪声表征和转移特性,分析了编程态和擦除态下SONOS闪存单元

【作者】

：

陈丹旸季兰龙李梅李博毕津顺刘明

【机构】

：

中国科学院大学,北京,100049;中国科学院微电子研究所,北京,100029;中国科学院大学,北京 100049;中国科学院微电子研究所,北京 100029

【出处】

：

微电子学

【发表日期】

：

2019年6期

【关键词】

：

1/f噪声转移特性缺陷双阶段模型

下载到本地 , 更方便阅读

下载此文赞助VIP

声明 : 本文档内容版权归属内容提供方 , 如果您对本文有版权争议 , 可与客服联系进行内容授权或下架

论文部分内容阅读

基于 55 nm ULP CMOS工艺来制备 SONOS闪存单元,并通过 1/f噪声测试等方式对测试单元的器件特性进行表征.基于 1/f噪声表征和转移特性,分析了编程态和擦除态下SONOS闪存单元内部缺陷水平的变化规律与机制.针对 1/f噪声与亚阈值特性的缺陷水平出现矛盾的现象,引入 NBTI中的双阶段模型进行阐述,进一步分析 1/f噪声测试环节对 SONOS器件的影响.

其他文献

数字输出两级双精度电容传感器接口电路

针对传统数字输出电容传感器接口电路仅可单精度检测的问题,设计了一种用于生物医学领域的数字输出两级双精度电容传感器接口电路.该接口电路由两级电路构成,分别是低精度与

期刊

生物医学传感器接口电路双精度可编程

一种新型电压倍增电路的设计

为了消除传统电压倍增电路中 NMOS管的体效应、电荷回流等问题,提出了一种新型电压倍增电路.采用两相非交叠时钟,通过反相器对 PMOS传输管栅极进行动态偏置,消除了NMOS管传输

期刊

电压倍增电路体效应电荷回流效率

一种高速LZW压缩算法 FPGA硬件实现

在分析 LZW算法的基础上,基于 FPGA,设计了-个高速 LZW压缩算法硬件加速电路,包含异步 FIFO、状态机控制和双端口 RAM三个主要部分.通过异步 FIFO实现提高了数据传输速度;采

期刊

LZWFPGA压缩率状态机无损

应用于高速串行接口的低噪声时钟发生器

设计了一种应用于 28 Gbit/s高速串行接口的低噪声时钟发生器,包括全差分电荷泵、差分环路滤波器、差分压控振荡器.为了降低相位噪声,采用全差分结构来降低共模噪声和电流失

期刊

电荷泵锁相坏振荡器自动锁定

一种用于激光脉冲测距的恒比定时电路

在激光雷达接收电路中,采用固定阈值比较器得到激光脉冲返回时间时,不同峰值回波信号会产生时间漂移.在传统恒比定时(CFD)电路的基础上,提出了一种窄脉冲延时电路,以替代传统

期刊

恒比定时延时电路飞行时间时间漂移

用于3.3V电源静电防护的闩锁免疫 LVTSCR

传统 LVTSCR的维持电压过低,器件容易受到闩锁效应的影响而无法正常关断.为了提高传统 LVTSCR 的维持电压,基于 0.18μm BCD工艺,提出一种内嵌 P型浅阱的新型LVTSCR(EP-LVTSC

期刊

静电放电维持电压LVTSCR闩锁效应TCAD仿真

AOT控制的降压型转换器的稳定性分析

为了保证自适应导通时间控制的降压型转换器能在输入电压全范围内正常工作,通过理论分析和时域推导,研究了输出电容的 ESR对系统稳定性的影响.结果表明,只有 ESR足够大,才能

期刊

降压型转换器自适应导通时间等效串联寄生电阻稳定性

一种微晶 SOI的制作及电荷存储性能研究

运用高温熔凝工艺制作了一种 Si-(Si02-Ta2O5-B2O3-RO)-Si微晶 SOI.实验结果显示,该 SOI样品的顶层、底层的单晶硅片结合紧密,中间层为微晶结构,具有良好的绝缘、介电性能;恒

期刊

绝缘体上硅复合材料介电电荷存储热剌激放电

CMOS外延工艺下 MLSCR器件鲁棒性的研究

传统的改进型横向 SCR(MLSCR)器件能够在最小的面积下实现最大的静电放电(ESD)鲁棒性,被广泛应用于 ESD防护领域.但是,采用 55 nm CMOS外延工艺制作的 MLSCR器件会出现鲁棒性

期刊

MLSCR静电放电失效分析

一年级学生习惯的养成

都说“播种一种行为，收获一种习惯；播种一种习惯，收获一种性格；播种一种性格，收获一种命运。”对于刚刚入学的一年级小豆包来说，行为习惯的养成就显得尤为重要，俗话说“无规矩不成方

期刊

学生播种性格行为习惯交通规则命运豆包成就班级

55nm SONOS闪存单元的1/f噪声特性研究

与本文相关的学术论文