论文部分内容阅读
介绍了循环冗余校验(CRC)算法的原理,在串行CRC-32实现的基础上,推导出了8位并行数据的CRC-32算法的生成表达式,并用超高速集成电路硬件描述语言(VHDL,VHSIC Hardware Description Language)实现。通过现场可编程门阵列(FPGA,Field-Programmable Gate Array)验证表明,设计能够完成千兆以太网介质访问控制层(MAC)中数据帧的CRC校验功能,满足设计要求。