论文部分内容阅读
设计了一种用于10／100Base-T以太网收发器的频率综合器电路．该电路白适应工作在10和100Mbps两种模式下，并能自由切换．电路采用cascode电流源、差分对称负载延迟单元等优化结构，使时钟输出具有良好特性，且能兼具DLL功能，同时满足发送电路上升下降斜率控制和时钟恢复电路对于多相时钟的需要，避免额外的功耗和面积．在一定测试环境下，晶振的cycle-cycle抖动σ约为25ps，输出时钟分频后的25MHz测试时钟信号的σ仅为22ps．测试结果表明，时钟发生电路具有良好的工艺稳定性和较强的抑制噪声