论文部分内容阅读
针对基于现场可编程门阵列的DART模拟器可扩展性较差和模拟精度较低的问题，提出一种硬件友好的分布式模拟机制。该机制在模拟中采用隐式同步方法，以节点内计数器和节点间缓冲队列取代集中式控制器，将时序同步和计数任务交给每个节点自行处理，从而提高模拟速度。基于该机制，设计并实现片上网络硬件模拟系统。实验结果表明，该系统能达到与业界权威BookSim模拟器同级别的模拟精度，模拟速度可达BookSim模拟器的200倍，相比DART模拟器能获得21％的速度提升，并且具有较好的扩展性。