论文部分内容阅读
有限域乘法器是RS编码器中的主要部分。提出一种有限域乘法器的优化策略,选用系数对称的生成多项式,全局共享出现频率较高的异或逻辑单元,大大降低了编码器的硬件实现的复杂度,最后设计实现了RS(255,239)编码器电路,仿真验证功能正确。文章设计的RS编码器电路占用硬件资源更小,非常适于VLSI的实现。