论文部分内容阅读
为了简化模拟电路部分的设计,减少模拟电路的干扰,提出了一种基于数字电路的Σ-Δ调制微加速度计。在传统由纯模拟电路搭建的Σ-Δ接口电路基础上,将基于运算放大器的比例放大、微分、积分电路使用现场可编程门阵列（FPGA）进行实现。使用分立元件搭建了PCB板级电路,实现了采样频率为50 k Hz的二阶Σ-Δ闭环调制接口电路。测试结果表明：该加速度计灵敏度为1.4 V/gn,系统基带内闭环噪声密度小于400μgn/Hz1/2。