论文部分内容阅读
采用CORDIC算法在单一的电路体系结构下实现了具有多种算术功能的进化电路原胞.该原胞可以作为构建此类进化硬件的基本组成模块.分析表明,采用CORDIC算法的原胞具有丰富的运算能力而只消耗较少的芯片资源,可以成为一种有前途的用于数字信号处理功能级进化电路的原胞设计的方案.
一种新型的用于数字信号处理的进化硬件原胞结构
【摘 要】
：
采用CORDIC算法在单一的电路体系结构下实现了具有多种算术功能的进化电路原胞.该原胞可以作为构建此类进化硬件的基本组成模块.分析表明,采用CORDIC算法的原胞具有丰富的运
【机 构】
：
深圳大学EDA中心,中国科学院半导体研究所微电子研发中心,深圳大学EDA中心
【出 处】
：
电子器件
【发表日期】
：
2005年1期
【基金项目】
：
国家自然科学基金
其他文献
介绍了基于超宽带（UWB）通信系统的（2，1，6）卷积码和Viterbi译码基本原理，设计了串行Viterbi译码器及各个子模块实现电路，采用Altera公司的Apex20ke系列FPGA来综合实现。完成了Viterbi
随着计算机技术及网络技术的飞速发展，企业规模的不断扩大，以及企业内外环境因素的变化，要求企业信息系统不仅仅是用来代替传统的手工作业，关键在于获得营销工作所需的信息，在于加
基于单电子晶体管(SET)的I-V特性和CMOS数字电路的设计思想,提出了一种由28个互补型SET构成的全加器电路结构.该全加器优点为:简化了"P-SET"逻辑块;通过选取一组参数使输入和
全状态伪随机序列发生器（ASPRG）是在FSR的基础上，通过修改其反馈函数而得到，其最大的优点就是利用了移位寄存器的全部状态，序列最大长度为2^n。本文首先推导得到4位和8位ASPRG的反
给出了一个适用于万兆以太网IEEE802.3ae 10GBASE-X的高线性度全集成单片环形压控振荡器电路.该压控振荡器采用TSMC 0.18 μm CMOS混合信号工艺设计制造,由四级差分延时单元
弹性分组环(Resilient Packet Ring: RPR)是一种新的城域网技术。它的媒体接入控制(Media Access Control：MAC)协议正在制定之中，目前还只发布了草案，该技术的研究是一个热点。