论文部分内容阅读
在0.13μm数字CMOS工艺下设计实现了一种改进型的差分振荡器电路，该电路采用四级环形结构，其中心工作频率为1.25GHz，版图面积为50μm×50μm，工作范围1．1-1.4GHz，VCO的增益约为300MHz／V，在1.2V电源电压下、工作频率为1.25GHz时的平均功耗约为10mW。版图后模拟结果表明，该VCO输出的四相时钟信号间隔均匀，占空比接近50％，可适用于基于PLL的2．5Gbps的半速率时钟数据恢复电路。