PCI Express是一种高速串行计算机扩展总线标准,在带宽、工作频率等性能指标上远远超过了PCI与PCI-X总线,并且将传统PCI总线系列的并行总线体系转变为了点对点的串行总线体系,在性能可扩展性方面跨上了一个新的台阶,被称为计算机的第三代I/O总线。随着FPGA向着片上系统的方向发展,FPGA内嵌PCI Express IP核也应运而生,并且成为FPGA内部重要的逻辑资源,大大提高了设计人员对器件的设计效率和使用效率。本课题源于航天微电子技术研究所“十三五”核高基“面向高性能信号处理和高性能逻辑运算的千万门级单粒子加固SRAM型FPGA”项目,对PCI Express总线的原理结构和协议规范进行了系统的学习,对现有PCI Express IP核的测试方法进行了研究分析,设计了针对PCI Express IP核的测试解决方案。本文使用FPGA内部资源设计了一种基于灰盒架构的测试电路用于FPGA内嵌PCI Express Gen1.1 IP核的功能测试,该测试电路从功能上分为控制电路和引擎电路两部分,其中引擎电路负责与PCI Express IP核完成满足协议规范的各类数据包收发操作,控制电路负责对引擎电路数据包收发的控制,并且对来自PCI Express IP核的响应进行分析,判断响应结果是否正确。在该测试电路的基础上,本课题以功能覆盖为导向设计了用于功能测试的测试向量集,降低了测试向量的设计难度,并通过对测试向量集以节点覆盖率为指标进行排序优化,得到了测试效率更高的测试向量集,满足工程量产测试所需。同时,本文设计了用于PCI Express IP核性能测试所需的测试向量,并且构建了用于性能测试的硬件测试环境,从差分摆幅和是否去加重两方面对PCI Express IP核Tx端的信号质量设计了测试方案。最后本文对测试电路和测试向量进行了功能仿真和板级实测,测试结果表明:本课题对FPGA内嵌PCI Express Gen1.1 IP核内部资源的节点覆盖率最高达到了97.83%,并通过对测试向量集的重新排序优化,优化后的测试向量集在达到90.45%的节点覆盖率的情况下将配置测试总时间控制在17.5s,基本满足工程量产测试需要;本课题设计的物理层测试向量与硬件测试平台可以实现对千万门级FPGA内嵌PCI Express Gen1.1 IP核的物理层发送端(TX端)的性能测试,满足协议规范要求。